《Verilog HDL数字设计实训教程》课件第4章 NiosII处理器实训项目

第1章VerilogHDL数字设计实训基础第2章接口类实训项目第3章数字系统应用类实训项目第4章NiosII处理器实训项目第4章NiosII处理器实训项目4.1基于NiosII系统的设计流程4.2基于NiosII处理器的PIO核的应用4.3基于NiosII处理器的UART核的应用4.4小结4.1基于NiosII系统的设计流程

1.NiosII处理器简介

4.1基于NiosII系统的设计流程

1.NiosII处理器简介

4.1基于NiosII系统的设计流程

1.NiosII处理器简介

图4-1Nios Ⅱ系统软、硬件开发流程4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-2新建工程4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-3添加源文件4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-4FPGA器件选择4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-5第三方EDA工具选择4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-6新建工程完成4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-7选择SOPCBuilder菜单项

4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-8新建一个NiosII系统4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-9系统时钟设置4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-10添加NiosII处理器4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-11NiosII处理器设置

4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-12添加处理器后的SOPCbuilder界面4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-13添加片上RAM

4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-14片上RAM设置4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-15添加JTAGUART外设

4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-16JTAGUART——Sminulation设置4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-17NiosII处理器结构4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-18设置处理器复位地址和异常地址4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-19重分配基地址和中断号

4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-20NiosII处理器结构（重新分配基地址和中断号）

4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-21建立原理图文件

4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-22添加nios_processor

4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-23原理图界面4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-24创建新的宏功能模块

4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-25添加PLL模块4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-26PLL输入频率设置4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-27PLL可选信号设置4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-28PLL输出频率设置4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-29修改元件属性4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-30修改元件属性后的原理图4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-31引脚锁定4.1基于NiosII系统的设计流程

2.NiosII硬件环境的搭建

图4-32将程序下载到FPGA4.1基于NiosII系统的设计流程

3.NiosII软件设计图4-33设置NiosII软件存放目录4.1基于NiosII系统的设计流程

3.NiosII软件设计

图4-34新建NiosII工程4.1基于NiosII系统的设计流程

3.NiosII软件设计

图4-35NiosII工程设置

4.1基于NiosII系统的设计流程

3.NiosII软件设计

图4-36编译后的报错信息4.1基于NiosII系统的设计流程

3.NiosII软件设计

图4-37工程优化界面4.1基于NiosII系统的设计流程

3.NiosII软件设计

图4-38新建硬件运行实例4.1基于NiosII系统的设计流程

3.NiosII软件设计

图4-39运行配置选项4.1基于NiosII系统的设计流程

3.NiosII软件设计

图4-40NiosII系统运行结果

4.2基于NiosII处理器的PIO核的应用

1.设计要求

使用I/O口可以完成对led、数码管和液晶的控制、可以完成对键盘的处理。请分别完成下面3个设计要求：（1）控制4个led灯：按照1、2、3、4的顺序依次点亮所有灯，间隔0.25s；然后再按1、2、3、4的顺序依次熄灭所有灯，间隔0.25s。（2）依次选通2个数码管，数码管1显示数字1，数码管2显示数字2，间隔1s。（3）处理4个按键：按键编号为1、2、3、4，要求在按下按键并松开后，能够在2只数码管中显示相应按键的序号。4.2基于NiosII处理器的PIO核的应用

2.PIO核的功能描述

图4-41使用多个PIO核的系统实例

4.2基于NiosII处理器的PIO核的应用

2.PIO核的功能描述4.2基于NiosII处理器的PIO核的应用

2.PIO核的功能描述

图4-42PIO基本设置界面

4.2基于NiosII处理器的PIO核的应用

2.PIO核的功能描述

4.2基于NiosII处理器的PIO核的应用

2.PIO核的功能描述

图4-43PIO输入端口设置界面

4.2基于NiosII处理器的PIO核的应用

2.PIO核的功能描述

图4-44PIO仿真设置界面4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-45新建工程4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-46新建工程完成

4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-47新建一个NiosII系统4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-48添加SDRAMController4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-49SDRAMController配置4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-50SDRAMController时序配置

4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-51添加PIO4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-52控制4个led的PIO4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-53控制数码管的PIO4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-54控制液晶的PIO4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-55读取按键信息的PIO4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-56NiosII处理器结构4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-57设置处理器复位地址和异常地址

4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-58NiosII处理器结构（重新分配基地址和中断号）4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-59添加nios_pio4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-60原理图界面4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-61添加PLL模块4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-62PLL输入频率设置4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-63PLL可选信号设置4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-64PLL输出频率c1设置4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-65修改元件属性后的原理图4.2基于NiosII处理器的PIO核的应用

3.NiosII硬件环境的搭建

图4-66将程序下载到FPGA4.2基于NiosII处理器的PIO核的应用

4.NiosII软件设计图4-67设置NiosII软件存放目录

4.2基于NiosII处理器的PIO核的应用

4.NiosII软件设计图4-68新建NiosII工程4.2基于NiosII处理器的PIO核的应用

4.NiosII软件设计图4-69NiosII工程设置4.2基于NiosII处理器的PIO核的应用

4.NiosII软件设计图4-70

工程设置界面

4.2基于NiosII处理器的PIO核的应用

4.NiosII软件设计图4-71新建硬件运行实例

4.2基于NiosII处理器的PIO核的应用

4.NiosII软件设计图4-72运行配置选项

4.2基于NiosII处理器的PIO核的应用

4.NiosII软件设计图4-73NiosII系统向JTAGUART输出的结果4.2基于NiosII处理器的PIO核的应用

5.扩展部分

请读者思考并实现以下扩展功能：（1）设计几种跑马灯的运行模式，并通过某个按键进行模式选择，模式选择通过按键加1计数即可实现。当选择某种模式后，led灯就按着既定的模式运转。（2）控制数码管的显示：让2个数码管同时稳定的显示12。（3）控制液晶显示静态信息：第一行显示：HEJKWELCOMEU！；第二行显示：

QQ:2372775147。提示：控制液晶显示，与控制数码管显示有相通之处，请读者在理解数码管显示控制的基础上编写液晶显示控制程序。（4）在液晶上显示动态信息。（5）使用NiosII处理器，完成前几章的所有项目（除UART项目外）。（6）使用NiosII处理器进行软件设计，涉及的内容非常多。比如：中断就是处理器设计中非常重要的内容之一。请读者参阅相关书籍，尝试使用中断技术完成以上所有项目的设计。

4.3基于NiosII处理器的UART核的应用1.设计要求

FPGA通过串口与微机实现通信，串口处于全双工工作状态，具体要求如下：（1）四个按键中任意按下一个键，FPGA/CPLD都向PC发送“HELLO！"字符串，在串口调试工具设成按ASCII码接受方式，并将FPGA发送来的信息显示在串口调试工具上；（2）PC可随时向FPGA发送0-9中的任一个数字，FPGA接受后显示在数码管上。4.3基于NiosII处理器的UART核的应用2.UART核的功能描述

图4-74UART内核结构框图

4.3基于NiosII处理器的UART核的应用2.UART核的功能描述

表4-6UART核的寄存器映射表4-7状态寄存器各个位的含义表4-8控制寄存器各个位的含义4.3基于NiosII处理器的UART核的应用2.UART核的功能描述

图4-75PIO输入端口设置界面4.3基于NiosII处理器的UART核的应用2.UART核的功能描述图4-76UART仿真设置界面

4.3基于NiosII处理器的UART核的应用3.NiosII硬件环境的搭建

图4-77新建工程4.3基于NiosII处理器的UART核的应用3.NiosII硬件环境的搭建

图4-78新建工程完成

4.3基于NiosII处理器的UART核的应用3.NiosII硬件环境的搭建

图4-79新建一个NiosII系统4.3基于NiosII处理器的UART核的应用3.NiosII硬件环境的搭建

图4-80添加UART4.3基于NiosII处理器的UART核的应用3.NiosII硬件环境的搭建

图4-81UART设置

4.3基于NiosII处理器的UART核的应用3.NiosII硬件环境的搭建

图4-82NiosII处理器结构4.3基于NiosII处理器的UART核的应用3.NiosII硬件环境的搭建

图4-83设置处理器复位地址和异常地址4.3基于NiosII处理器的UART核的应用3.NiosII硬件环境的搭建

图4-84NiosII处理器结构（重新分配基地址和中断号）4.3基于NiosII处理器的UART核的应用3.NiosII硬件环境的搭建

图4-85原理图界面4.3基于NiosII处理器的UART核的应用3.NiosII硬件环境的搭建

图4-86修改元件属性后的原理图4.3基于NiosII处理器的UART核的应用3.NiosII硬件环境的搭建

图4-87将程序下载到FPGA4.3基于NiosII处理器的UART核的应用4.