【MOOC】数字电路分析与设计-浙江大学 中国大学慕课MOOC答案

【MOOC】数字电路分析与设计-浙江大学中国大学慕课MOOC答案第一单元作业第一单元测试1、【单选题】下列关于BCD码的几种说法中，错误的是：本题答案：【BCD码均为有权码】2、【单选题】十进制数（-10）10的二进制补码表示为：本题答案：【（10110）2】3、【判断题】R进制的进位规则是“逢R进1”，有1，2，…，R个数码。本题答案：【错误】4、【判断题】任何两个相邻的十进制数的格雷码仅有一位不同，这样可大大减小代码变化时出现的错误概率，所以它是一种错误最小化代码。本题答案：【正确】5、【填空题】(78.8)16=()10本题答案：【120.5】6、【填空题】(682)10=()2本题答案：【1010101010】7、【填空题】（682)10=()16本题答案：【2AA】8、【填空题】(011010010011)8421BCD=()10本题答案：【693】9、【填空题】(011010010011)8421BCD=()余三码本题答案：【100111000110】10、【填空题】(45.3)10=()5421BCD本题答案：【01001000.0011】11、【填空题】已知N=-0101011，则其原码为。本题答案：【10101011】12、【填空题】已知N=-0101011，则其补码为。本题答案：【11010101】13、【填空题】已知N的反码为10110011，则补码为。本题答案：【10110100】第二单元作业第二单元测试1、【单选题】的反函数是本题答案：【】2、【单选题】和逻辑式相等的是本题答案：【A】3、【单选题】和逻辑式相等的是本题答案：【B】4、【单选题】已知函数L(A，B，C，D)的卡诺图如图所示，则函数L的最简与-或表达式为本题答案：【】5、【单选题】用卡诺图法化简出函数F(A,B,C,D)=∑m(0,2,3,4,6,11,12,15)+∑d(8,9,10,13,14)得最简与-或式本题答案：【?】6、【单选题】用卡诺图法化简函数得其最简或-与表达式为：本题答案：【?】7、【多选题】最简与或式的标准是（）：本题答案：【包含的与项最少#各与项中包含的变量数最少】8、【判断题】表达式?是最简与非表达式本题答案：【错误】9、【判断题】逻辑函数的标准与或表达式和最简与或表达式都是唯一的本题答案：【错误】10、【判断题】将逻辑函数L=AB+AC+BC用卡诺图表示为：本题答案：【正确】11、【判断题】四变量的卡诺图中，四个角上小方格代表的最小项不相邻。本题答案：【错误】12、【判断题】用卡诺图将逻辑函数化简为最简与–或式L=∑m(0,1,2,3,4,6,8,9,10,11,12,14)=?本题答案：【正确】13、【判断题】条件中不可能出现的组合称为任意项，条件中不允许出现的组合称为约束项，约束项和任意项统称为无关项。本题答案：【正确】14、【填空题】使逻辑函数为1的最小项有个本题答案：【7##%_YZPRLFH_%##七】15、【填空题】四个逻辑相邻的最小项合并，可以消去个因子本题答案：【2##%_YZPRLFH_%##两】第三单元作业第三单元测试1、【单选题】已知TTL反相器的输入输出电平具有如下的电压阈值：VIL=0.8V，VOH=3V，VIH=1.8V，VOL=0.3V，VCC=5V，则其低电平输入信号噪声容限VNL＝。本题答案：【0.5V】2、【单选题】当TTL反相器输出高电平时，负载门的输入电流将从反相器流出，这种负载性质称为负载。本题答案：【拉电流】3、【单选题】以下电路均为TTL门电路，能实现功能的电路是。本题答案：【】4、【单选题】以下TTL门电路中常用于线与应用的是。本题答案：【集电极开路门】5、【单选题】两个TTL三态门的输出直接连接在一起。本题答案：【特定条件下可以】6、【单选题】TTL门电路如图所示，当输入A=B=C=0时，输出Z为。本题答案：【高阻态】7、【单选题】CMOS逻辑门电路如下图所示，该门电路实现的逻辑功能为。本题答案：【或非门】8、【单选题】CMOS门电路如图所示，电路输出为。本题答案：【高阻态】9、【单选题】CMOS传输门电路如图所示，该电路输出的逻辑表达式为。本题答案：【】10、【单选题】CMOS电路如图所示，该电路输出的逻辑表达式为。本题答案：【】11、【多选题】与TTL集成电路相比，CMOS集成电路具有的优点有。本题答案：【抗干扰能力强#功耗低#电源电压范围宽】12、【判断题】有源推拉式输出的门电路，其输出端可以并联。本题答案：【错误】13、【判断题】判断对错：集电极开路门有高电平、低电平、高阻等状态。本题答案：【错误】14、【判断题】判断对错：CMOS三态与门相当于一个可控的逻辑开关，CMOS传输门相当于一个可控的模拟开关。（）本题答案：【正确】15、【填空题】TTL反相器拉电流负载发生在输出电平情况下，若负载电流越大，则输出电平越。（答案间请用中文分号；隔开）本题答案：【高；低】16、【填空题】已知某型号的TTL与非门的IIH(max)＝0.02mA，IIL(max)＝0.4mA，IOH(max)＝0.4mA，IOL(max)＝8mA，则该与非门的扇出系数为个。本题答案：【20】第四单元作业第四单元测试1、【单选题】由与非门构成的基本SR锁存器在=、=时，将使锁存器进入复位状态。本题答案：【1；0】2、【单选题】或非门组成的基本RS锁存器如图所示，若要求将输出置为1、置为0，则应选择（）。本题答案：【A=1,B=0】3、【单选题】由或非门构成的基本SR锁存器的约束条件为（）。本题答案：【SR=0】4、【单选题】当时钟输入为低电平时，下降沿触发的触发器处于（）状态。本题答案：【保持】5、【单选题】为将D触发器转换为T触发器，下图所示电路的虚框内应是（）。本题答案：【同或门】6、【单选题】图示电路中，能够实现功能的电路是（）。本题答案：【】7、【单选题】图示电路中，能够实现逻辑功能的电路是（）。本题答案：【】8、【多选题】若JK触发器的现态为0，欲在CP作用后变为状态1，则J、K的值可以是（）。本题答案：【J=1,K=0#J=1,K=X】9、【判断题】高电平使能的钟控D锁存器在时钟CP=1期间，D端输入信号变化时，对输出端Q的状态没有影响。本题答案：【错误】10、【判断题】触发器的电路结构与逻辑功能没有必然联系。同一种逻辑功能的触发器可以用不同的电路结构来实现；同一种电路结构的触发器可以实现不同的逻辑功能。本题答案：【正确】11、【判断题】电路如图所示，假设各触发器的初态均为“0”，则电路的输入、输出波形如图（b）所示。本题答案：【正确】12、【填空题】若图示JK触发器的输入端为时，则在时钟CP为下降沿作用后，触发器的状态是。本题答案：【0】13、【填空题】JK触发器的J=，和K=，可以实现RS触发器的逻辑功能。本题答案：【S；R】14、【填空题】当JK触发器的J和K都为，可以实现T’触发器的逻辑功能。本题答案：【1】第五单元作业第五单元测试1、【单选题】分析下图所示电路的逻辑功能，正确答案为（）。本题答案：【当输入有奇数个1时，输出为1；否则为0。】2、【单选题】试设计一个8421BCD码的奇偶判断电路，电路输入为A、B、C、D，其中A为高位，输出为F。要求输入为奇数时，电路输出为1；输入为偶数时，输出为0。根据题意，电路输出逻辑函数的标准与或式为F(A,B,C,D)=∑m()，约束条件为∑m()=0。本题答案：【1,3,5,7,9；10,11,12,13,14,15】3、【单选题】要想实现8421BCD码到余三码的转换，最简单的设计方法是使用（）。本题答案：【4位二进制加法器】4、【单选题】下列表达式中不存在竞争冒险的有（）。本题答案：【】5、【单选题】用4选1数据选择器和门电路设计的组合逻辑电路如图所示，电路输出的最简与-或表达式为（）。本题答案：【】6、【单选题】一位数值比较器的框图如下图所示，其中输出LA=B的最简与或表达式为LA=B=（）。本题答案：【】7、【单选题】用4选一的数据选择器构成的电路如图所示，其输出的最简与或表达式为（）。本题答案：【】8、【单选题】由3线/8线译码器74LS138和与非门构成的电路如下图所示，试分析并说明其逻辑功能是（）。本题答案：【全减器】9、【单选题】由2线/4线译码器和与非门构成的电路如下图所示，写出其输出最简与或表达式（）。本题答案：【】10、【多选题】由3线/8线译码器和与非门构成的电路如下图所示，输出的最小项之和表达为Z(A,B,C)=∑m（）。本题答案：【2#3#6#7】11、【判断题】数据分配器和二进制译码器具有相同的基本电路结构形式。（）本题答案：【正确】12、【判断题】编码器在某一时刻只能对一个输入信号进行编码。本题答案：【正确】13、【填空题】若对8个特定对象进行编制，应该选择位二进制编码器。本题答案：【3】14、【填空题】数据分配器在4位分配地址的控制下，能实现将串行输入数据依次送到（）路输出通道。本题答案：【16】15、【填空题】用一片八选一的数据选择器74LS151实现逻辑函数，将输入ABC分别连接到A2A1A0，如图所示，则数据选择器的数据输入端D0~D7应为（）。本题答案：【01001100】16、【填空题】用4选一的数据选择器扩展成16选一的数据选择器，若不加其它门电路，则最少需要（）片4选一数据选择器。本题答案：【5】17、【填空题】有一个共阳极的半导体数码管LED，共四段，分别用P1、P2、P3和P4表示，如图所示。若要数码管显示“本题答案：【0100】18、【填空题】由2线/4线译码器和与非门构成的电路如下图所示，试分析并说明其逻辑功能是（）。本题答案：【半加器】19、【填空题】由2线/4线译码器和与非门构成的电路如下图所示，试分析并说明其逻辑功能是（）。本题答案：【同或##%_YZPRLFH_%##同或门】第六单元作业第六单元测试1、【单选题】已知某个计数器的状态转换图如下所示，当计数时钟频率为800Hz时，则输出Q0、Q1、Q2的频率分别为（）。本题答案：【400Hz、200Hz、200Hz】2、【单选题】下图所示电路的驱动方程为（）：本题答案：【】3、【单选题】为了把串行输入的数据转换为并行输出的数据，可以使用（）。本题答案：【移位寄存器】4、【单选题】不能组成计数器的触发器为（）。本题答案：【时钟R-S触发器】5、【单选题】5个触发器构成的环形计数器的无效状态数为（）本题答案：【27】6、【单选题】某移位寄存器的时钟脉冲频率为1kHz，欲将存放在该寄存器中的数左移8位，完成该操作需要的时间为（）。本题答案：【8ms】7、【单选题】16进制加法集成计数器74161组成的电路如下图所示，该电路是_____进制计数器。本题答案：【10】8、【单选题】下图所示的逻辑电路，当X=0时，Y输出的序列信号是（）。本题答案：【1011010】9、【单选题】用4位二进制加法计数器74161构成的计数器电路如图所示，则对该计数器应用电路功能描述正确的是（）。本题答案：【余3码编码的十进制加法计数器】10、【多选题】下列哪种方法可以构成序列信号发生器？本题答案：【用计数器和数据选择器组成#用带反馈逻辑电路的移位寄存器】11、【判断题】判断对错：N进制计数器可以实现N分频。本题答案：【正确】12、【填空题】一个5位二进制加法器，初始状态为00000，问经过84个输入脉冲后，此计数器的状态为（）。本题答案：【10100】13、【填空题】分析下图所示的时序逻辑电路，该电路为（同步/异步）计数器；当A=0时，该电路功能为进制（加法/减法）计数器；当A=1时，该电路功能为进制（加法/减法）计数器。（每空答案之间用中文分号；隔开）本题答案：【同步；4；加法；4；减法】14、【填空题】用中规模集成计数器74LS192构成的电路如图所示，则该电路功能为进制法（加/减）计数器。（每空答案间用中文分号；隔开）本题答案：【9；减】15、【填空题】已知集成计数器74HC193的功能表和引脚图如下所示，若利用反馈清零法设计一个8421BCD编码的10进制加计数器，则需要在输出Q3Q2Q1Q0=（）时使清零端CR置为（）。（答案间用中文分号；隔开）本题答案：【1010；1】16、【填空题】已知集成计数器74HC193的功能表和引脚图如下所示，若利用反馈置数法设计一个余3码编码的10进制加计数器，则需要在输出Q3Q2Q1Q0=（）时使置数端置为（），并将数据输入端D3D2D1D0置为（）。（答案间用中文分号隔开）本题答案：【1101；0；0011】17、【填空题】用中规模集成计数器74HC163构成的电路如图所示，则该电路功能为进制加法计数器。（用阿拉伯数字表示）本题答案：【80】18、【填空题】某中规模集成计数器74HCXX的功能表和简化逻辑符号如下所示。本题答案：【异步；加法；10；44】19、【填空题】8位移位寄存器中存储的二进制数为01101001，当接成循环右移模式时，经过100个CP脉冲后，则移位寄存器中的二进制序列为（）。本题答案：【10010110】第七单元作业第七单元测试1、【单选题】下面关于RAM的叙述中，不正确的是本题答案：【计算机中的内存就是一种随机存储器。】2、【单选题】下列存储器中，（）存储器在掉电后仍能保证所存储的数据不丢失。本题答案：【EEPROM】3、【单选题】某RAM有8根数据线，8位地址线，则其存储容量为本题答案：【2Kbit】4、【单选题】下列关于EPROM的叙述，正确的是（）。本题答案：【编程后可用紫外线擦除，然后重新写入数据】5、【单选题】在EDA中，IP的中文含义是（）。本题答案：【知识产权核】6、【单选题】综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，（）是错误的。本题答案：【综合是纯软件的转换过程，与器件硬件结构无关】7、【单选题】在EDA工具中能完成在目标系统器件上布局布线软件称为______。本题答案：【适配器】8、【单选题】执行QuartusII的______命令，可以检查设计电路错误。本题答案：【Compiler】9、【单选题】CPLD和FPGA器件______。本题答案：【在系统加电时可以对器件的内容进行重构】10、【单选题】可以进行在系统编程的器件是（）。本题答案：【CPLD】11、【单选题】与阵列和或阵列均可编程的器件是（）。本题答案：【PLA】12、【多选题】PLD中阵列交叉点上的连接方式包括（）。本题答案：【可编程连接#硬线连接#断开连接】13、【判断题】目前知名PLD公司的开发系统软件都支持原理图、硬件描述语言(HDL)等输入方式。本题答案：【正确】14、【填空题】CPLD内部含有多个逻辑单元块，每个逻辑单元块相当于一个（）本题答案：【GAL】15、【填空题】PLD的基本结构包括（）电路、（）阵列、（）阵列、（）电路。本题答案：【输入缓冲；与；或；输出缓冲】16、【填空题】将EPROM2716（2K×8字位）扩展成4096×16字位容量的存储器，共需片EPROM2716。本题答案：【4】17、【填空题】有一静态RAM（容量为128×4字位），该RAM应该有条地址线，有条数据线。本题答案：【7；4】第八单元作业第八单元测试1、【单选题】图示555定时器组成的RS触发器。若6、2脚的输入均为，则3脚输出为：。本题答案：【保持原来状态】2、【单选题】图示555定时器组成的电路。若将6、2脚短接，并作为外部信号输入端，则电路将构成为：本题答案：【施密特触发器】3、【单选题】图示由555定时器组成的多谐振荡器电路，输出的低电平时间为：。本题答案：【】4、【单选题】图示由555定时器组成的单稳态触发器，在无触发脉冲时，输出的电平为：。本题答案：【低电平】5、【单选题】图示由555定时器组成的单稳态触发器，，若要求输出脉冲宽度为1s，则电容C近似为：。本题答案：【91】6、【判断题】判断对错：图示由555定时器组成的电路，具有同相滞回比较器的效果。本题答案：【错误】7、【判断题】利用施密特触发器的回差特性，还可以构成单稳态触发器和多谐振荡器。本题答案：【正确】8、【判断题】555电路构成的可重触发的单稳态触发器，输出脉宽由RC时间常数决定。本题答案：【错误】9、【填空题】由CC7555集成定时器组成的功能电路如图。设二极管D为理想二极管。vO1波形的高电平宽度（大于/小于/等于/不定）低电平宽度。本题答案：【小于】第九单元作业第九单元测验1、【单选题】若8位DAC的满量程电压为5V，其对应的最小可分辨电压为（）。本题答案：【0.0196V】2、【单选题】下列A/D转换器速度最快的是（）。本题答案：【并行比较型A/D转换器】3、【判断题】判断对错：D/A转换器输出模拟量的大小只取决于输入的数字量。本题答案：【错误】4、【填空题】一个8位D/A转换器的最小分辨电压VLSB=10mV，当输入二进制数为10101010时，其输出电压VO为V。本题答案：【1.7】5、【填空题】已知某12位ADC的最小分辨电压为2mV，采用四舍五入的量化方法，若输入电压为5.337V，则输出数字量为()2。本题答案：【101001101101】6、【填空题】双积分型A/D转换器的特点是：转换速度（快/慢），抗干扰能力（强/弱）。（答案间用中文