数字逻辑电路与系统设计（第4版）课件 第7章 半导体存储器和可编程逻辑器件

第7章半导体存储器和可编程逻辑器件7.1概述1.大规模集成电路分类（1）半导体存储器半导体存储器是现代数字系统特别是计算机中的重要组成部分之一。它用于存放二进制信息，主要以半导体器件为基本存储单元，用集成工艺制成。每一片存储芯片包含大量的存储单元，每一个存储单元由唯一的地址代码加以区分，并能存储一位或多位二进制信息。（2）可编程逻辑器件

（ProgrammableLogicDevice，PLD）（3）微处理器可编程逻辑器件是20世纪70年代后期发展起来的一种功能特殊的大规模集成电路，它是一种可以由用户定义和设置逻辑功能的器件。特点：结构灵活、集成度高、处理速度快、可靠性高微处理器主要指通用的微处理机芯片，它的功能由汇编语言编写的程序来确定，具有一定的灵活性。但该器件很难与其他类型的器件直接配合，应用时需要用户设计专门的接口电路。微处理器是构成计算机的主要部件。目前除用作CPU外，多用于实时处理系统。2.PLD器件的连接表示方法固定连接可编程连接不连接（1）PLD器件的连接表示法（2）门电路表示法1AA1AAAA反向缓冲器ABC&FABC&F与门ABC≥1FABC≥1F或门缓冲器（3）阵列图1A1B1C&&&&D=BCE=AABBCC=0F=AABBCC=0G=17.2半导体存储器7.2.1半导体存储器概述半导体存储器是用半导体器件来存储二值信息的大规模集成电路。优点:集成度高、功耗小、可靠性高、价格低、体积小、外围电路简单、便于自动化批量生产等。1.半导体存储器的分类（1）按存取方式分类只读存储器（ReadOnlyMemory，ROM）随机存取存储器（RandomAccessMemory，RAM）ROM存放固定信息,只能读出信息,不能写入信息.当电源切断时,信息依然保留.RAM可以随时从任一指定地址读出数据,也可以随时把数据写入任何指定的存储单元.（2）按制造工艺分类双极型半导体存储器MOS型半导体存储器以双极型触发器为基本存储单元，具有工作速度快、功耗大、价格较高的特点，主要用于对速度要求较高的场合，如在计算机中用作高速缓冲存储器。以MOS触发器或电荷存储结构为基本存储单元，具有集成度高、功耗小、工艺简单、价格低的特点，主要用于大容量存储系统中，如在计算机中用作主存储器。2.半导体存储器的主要技术指标（1）存储容量

指存储器所能存放的二进制信息的总量（2）存取时间

一般用读（或写）周期来描述，连续两次读（或写）操作的最短时间间隔称为读（或写）周期。7.2.2只读存储器(ROM)按数据的写入方式分类固定ROM可编程ROM1.固定ROM（1）ROM的结构......A0A1An-1地址译码器存储阵列

2n×mW0W1W2n-1F0F1Fm-1字线位线地址线地址译码器为二进制译码器,即全译码结构.(地址线为n根,译码器输出为2n根字线,说明存储阵列中有2n个存储单元)2)存储阵列输出有m根位线,说明每个存储单元有m位,即一个字有m位二进制信息组成.每一位称为一个基本存储单元.3)存储器的容量定义为:字数×位数(2n×m).（2）一个二极管ROM的例子A1A0F0F1F2F300010001100100110110010

1A11A0&&&&W0W1W2W3F0F1F2F3位线字线①W0~W3为地址译码器的输出Wi=mi

(mi为地址码组成的最小项）②当A1A0=00时，W0=1,F0F1F2F3=0100(一个字）；当A1A0=01时，W1=1,F0F1F2F3=1001(一个字）；当A1A0=10时，W2=1,F0F1F2F3=0110(一个字）；当A1A0=11时，W3=1,F0F1F2F3=0010(一个字）。③将地址输入和Fi之间的关系填入真值表得：

地址数据A1A0F0F1F2F300010001100100110110010

F0=A1A0F1=A1A0+

A1A0F2=A1A0+A1A0F3=A1A0ROM实际是一种组合电路结构。④阵列图与阵列：表示译码器。或阵列：表示存储阵列。存储容量为：

4×4

地址数据A1A0F0F1F2F300010001100100110110010

1A11A0&&&&≥1≥1≥1≥1F0F1F2F3m0m1m2m32.可编程ROM用户可根据需要自行进行编程的存储器.一次性可编程ROM（ProgrammableReadOnlyMemory，PROM）光可擦除可编程ROM

（ErasableProgrammableReadOnlyMemory，EPROM）电可擦除可编程ROM

（ElectricalErasableProgrammableReadOnlyMemory，E2PROM）快闪存储器（FlashMemory）位线字线编程为一次性的,烧断的熔丝不能再接上.当在该位上需要存0时,通过编程,烧断熔丝;当需存1时,保留熔丝.（1）一次性可编程ROM（PROM）PROM的结构图（2）光可擦除可编程ROM（EPROM）EPROM是一种可以多次擦除和改写内容的ROM。它与PROM的总体结构相似，只是采用了不同的存储单元。常用的EPROM集成芯片Intel2716（2K×8位）、2732（4K×8位）、2764（8K×8位）、27128（16K×8位）、27256（32K×8位）（3）电可擦除可编程ROM（E2PROM）

特点：①编程和擦除均由电完成；②既可整片擦除，也可使某些存储单元单独擦除；③重复编程次数大大高于EPROM.3.PROM的应用1)实现组合逻辑函数用PROM实现组合逻辑函数,实际上是利用PROM中的最小项,通过或阵列编程,达到设计目的.F1(A,B,C)=Σm(1,5,6,7)F2(A,B,C)=Σm(0,1,3,6,7)F3(A,B,C)=Σm(3,4,5,6,7)例:用PROM实现逻辑函数:1A&&&&≥1≥1≥1F1F2F31B1C&&&&m0m1m2m3m4m5m6m72)存放数据表和函数表:例如三角函数、对数、乘法等表格。3）存放调试好的程序。7.2.3随机存取存储器(RAM)RAM可以随时从任一指定地址读出数据,也可以随时把数据写入任何指定的存储单元.RAM在计算机中主要用来存放程序及程序执行过程中产生的中间数据、运算结果等.RAM按工艺分类：1）双极型；2）场效应管型。场效应管型分为：1）静态；2）动态。1.RAM的结构......A0A1An-1地址译码器存储矩阵

W0W1W2n-1字线地址线读写/控制电路读写/控制(R/W)片选(CS)数据输入/输出

(I/O)当片选信号CS无效时,I/O对外呈高阻;当片选信号CS有效时,由R/W信号决定读或写,根据地址信号,通过I/O输出或输入.(I/O为双向三态结构)2.RAM的存储单元（1）SRAM基本存储单元

(以六管NMOS静态存储单元为例)XiYjI/OI/OVCCQQT6T4T3T1T2T5T7T8位线Bj位线Bj存储单元11I/OI/OQQ（2）DRAM基本存储单元DRAM的基本存储电路由动态MOS基本存储单元组成。DMOS基本存储单元通常利用MOS管栅极电容或其它寄生电容的电荷存储效应来存储信息。电路结构（以单管动态存储单元为例）位线数据线

(D)字选线TCSCD输出电容写信息：字选线为1，T导通，数据D经T送入CS

.读信息：字选线为1，T导通，CS上的数据经T送入位线的等效电容CD.特点：1）当不读信息时，电荷在电容CS上的保存时间约为数毫秒到数百毫秒；

2）当读出信息时，由于要对CD充电，使

CS上的电荷减少。为破坏性读出。

3）通常在CS上呈现的代表1和0信号的电平值相差不大，故信号较弱。结论：1）需加刷新电路；2）输出端需加高鉴别能力的输出放大器。3）容量较大的RAM集成电路一般采用单管电路。4）容量较小的RAM集成电路一般采用三管或四管电路。多管电路结构复杂，但外围电路简单。3.RAM容量的扩展VCCA8R/WCSGND191018Intel2114A9A7A5A4A6A0A1A3A2I/O1I/O2I/O3I/O4（1）RAM的位扩展I/O1I/O2I/O3I/O4A9A0A1…CSR/WI/O1I/O2I/O3I/O4A9A0A1…CSR/W…A0A1A9R/WCSI/O1I/O2I/O3I/O4I/O4I/O5I/O6I/O7将2114扩展为1K×8位的RAM（2）RAM的字扩展I/O1I/O2I/O3I/O4A9A0A1…CSR/WI/O1I/O2I/O3I/O4A9A0A1…CSR/W…A0A1A9R/WI/O1I/O2I/O3I/O411-2译码器A10将2114扩展为2K×4位的RAM7.3可编程逻辑器件(PLD)7.3.1PLD概述数字逻辑器件分类(按照逻辑功能的特点分)通用型专用型通用性强，但逻辑功能较简单、且固定不变;构成的系统功耗体积大、可靠性差;中、小规模数字集成电路都属于通用型。

为某种专门用途而设计的集成电路；成本较高、周期较长。矛盾PLDPLD的特点2）逻辑功能可由用户通过对器件编程自行设定，且具有专用型器件构成数字系统体积小、可靠性高的优点；1）作为通用型器件生产的，具有批量大、成本低的特点；4）增强了设计的灵活性，减轻了电路图和电路板设计的工作量和难度，提高了工作效率；3）改变了传统数字系统采用通用型器件实现系统功能的设计方法；5）PLD已在计算机硬件、工业控制、现代通信、智能仪表和家用电器等领域得到愈来愈广泛的应用。1.PLD的分类（1）低密度PLD（SPLD）每个芯片集成的逻辑门数大约在1000门以下可编程只读存储器（PROM）可编程逻辑阵列（ProgrammableLogicArray，简称PLA）可编程阵列逻辑（ProgrammableArrayLogic，简称PAL）通用阵列逻辑（GenericArrayLogic，简称GAL)可擦除的可编程逻辑器件（ErasableProgrammableLogicArray，简称EPLD）复杂的可编程逻辑器件（ComplexProgrammableLogicArray，简称CPLD）现场可编程门阵列（FieldProgrammableGateArray，简称FPGA）（2）高密度PLD每个芯片集成的逻辑门数达数千门，甚至上万门，具有在系统可编程或现场可编程特性，可用于实现较大规模的逻辑电路2.PLD的基本结构

（1）“与－或”阵列结构（乘积项结构）输入输出输入电路与阵列或阵列输出电路PLD与或阵列结构框图

互补输入项与项或项反馈项

根据与、或阵列的可编程性，PLD分为三种基本结构。1）与阵列固定，或阵列可编程型结构PROM属于这种结构。2）与、或阵列均可编程型结构PLA(ProgrammableLogicArray)属于这种结构。特点：与阵列规模大，速度较低。特点：速度快，设计逻辑函数可采用最简结构，芯片内部资源利用率高。但编程难度大，缺乏质高价廉的开发工具。3）或阵列固定，与阵列可编程型结构PAL(ProgrammableArrayLogic)属于这种结构。特点：速度快，费用低，易于编程。（2）查找表（Look-Up-Table,LUT）结构用存储逻辑的存储单元来实现逻辑运算。FPGA是属于此类器件。RAM存储器预先加载要实现的逻辑函数真值表，输入变量作为地址用来从RAM存储器中选择输出逻辑值。工作原理类似于用ROM实现组合逻辑电路。1.可编程逻辑阵列（PLA)特点：与阵列和或阵列都可以编程基本结构7.3.2低密度可编程逻辑器件例

用PLA实现下列逻辑函数因为PLA器件的与阵列和或阵列都可以编程，所以利用逻辑函数的最简与或式来实现电路，借助卡诺图化简函数F0和F1，可得2.可编程阵列逻辑（PAL）特点：与阵列可以编程，或阵列固定基本结构例

用PAL16L8实现2×2乘法器（输入A1A0和B1B0分别为两位二进制数，输出为结果F3F2F1F0）。2×2乘法器的逻辑方程为：F3=A1+A0+B1+B0F2=A1+B1+A0B0F2=A0+B0F1=A1A0+B1B0+A1B1+A0B0+A1A0B1B0≥1EN111&1A1F1PAL16L800311A01B11B0F1=A1A0+B1B0+A1B1

+A0B0+A1A0B1B0以实现F1为例例

PAL16R8是一种带寄存器和三态反相器输出的PAL器件，它有16个输入端（包括反馈），8个输出端。用该器件实现可逆4位二进制同步计数器。X为计数控制端，当X=0时做加法计数；当X=1时做减法计数。假设计数器的4位输出分别为F3~F0，则PAL16R8中对应的D触发器状态分别为：若不考虑输出反相器，则相当于当X=0时做减法计数；当X=1时做加法计数。同步4位二进制加法计数器的状态方程为：同步4位二进制减法计数器的状态方程为：同步4位二进制可逆计数器的状态方程为：PAL16R8输出结构中的寄存器为D触发器，其特征方程为所以PAL16R8实现可逆4位二进制同步计数器的电路如下图:3.通用阵列逻辑(GAL)GAL的基本结构与PAL类似，都是由可编程的与阵列和固定的或阵列组成的，其差别主要是输出结构不同，它的每个输出引脚上都集成了一个输出逻辑宏单元（OutputLogicMacroCell，OLMC），增强了器件的通用性。OLMCEN1111&1&1112919………GAL16V8063031OLMCEN112OE(12)(19)11OLMC结构10S≥1=1PTMUX&≥13210S1S1XOR(n)AC0AC1(n)3210S1S0VccTSMUXFMUX10SOMUX1ENAC0AC1(n)C11D来自与门阵列来自邻级输出

(m)QCKOECKOE1反馈I/O(n)乘积项数据选择器三态数据选择器输出数据选择器反馈数据选择器AC0、AC1(n)及XOR(n)均为GAL器件片内控制字中的结构控制位。结构控制字共有82位，不同的控制内容，可使OLMC被配置成不同的功能组态。控制字的内容是在编程时由编程器根据用户定义的管脚及实现的函数自动写入的。7.3.3复杂的可编程逻辑器件（CPLD）1.CPLD的基本结构可编程的逻辑模块输入/输出模块可编程的内部连线阵列以Lattice公司生产的ispLSI2000系列器件为例介绍CPLD具体结构ispLSI2000系列器件结构全局布线区（GRP）通用逻辑模块（GLB）输入/输出单元（IOC）输出布线区（ORP）时钟分配网络（CDN）（1）

全局布线区（GRP）位于器件的中心，是器件的专用内部互连结构，提供高速的内部连线。（2）通用逻辑模块（GLB）用于实现逻辑功能，它由与阵列、乘积项共享的或逻辑阵列和输出逻辑宏单元（OLMC）组成。GLB的电路结构图（3）

输入/输出单元（IOC）

IOC的电路结构图三态输出缓冲器输入缓冲器输入寄存器/锁存器可编程的数据选择器（4）输出布线区（ORP）是介于GLB和IOC之间的可编程互连阵列。通过对ORP的编程，可以把任何一个GLB的输出信号灵活地与某一个IOC相连。它将对GLB的编程和对外部引脚的排列分开进行，赋予外部引脚分配更大的灵活性。（5）时钟分配网络（CDN）时钟分配网络产生5个全局时钟信号：GLB的时钟：CLK0、CLK1、CLK2IOC的时钟：IOCLK0和IOCLK1前3个用做GLB的时钟，后2个用做IOC的时钟。2.CPLD器件的编程需要专用编程电缆、计算机和ISP编程软件。对器件编程时，计算机运行ISP编程软件，根据用户编写的源程序产生编程数据和编程命令，通过编程电缆将编译后的文件（*.jed）下载到ispLSI器件中，完成ispLSI器件的编程。CPLD通常采用EPROM、E2PROM或闪存作为编程元件，具有非易失特性，经过断电，再通电后它仍可以执行上一次的逻辑功能。7.3.4现场可编程门阵列（FPGA）1.FPGA的基本结构不同公司生产的FPGA结构和性能不尽相同，以Xilinx公司的XC4000系列为例介绍FPGA的基本结构和各模块功能。XC4000系列FPGA基本结构（1）可配置逻辑模块（CLB）XC4000系列FPGA的CLB结构图1）组合逻辑函数发生器查找表的工作原理类似于用ROM实现多种组合逻辑函数，其输入等效于ROM的地址码，存储的内容为相应的逻辑函数取值，通过查找地址表，可得到逻辑函数的输出。查找表结构组合逻辑函数发生器G1～G4和F1～F4除了实现一般的组合、时序逻辑功能外，其内部各有16个可编程数据存储单元，在工作方式控制字的控制下，它们可以作为器件内部读/写存储器使用。说明：2）边沿D触发器CLB中有2个边沿D触发器，通过2个4选1数据选择器可分别选择DIN、F’、G’和H’之一作为D触发器的输入信号。2个D触发器共用时钟脉冲，通过2个2选1数据选择器选择上升沿或下降沿触发。（2）可编程输入／输出模块（IOB）分布在器件的四周，它提供了器件外部引脚和内部逻辑之间的连接（3）可编程互联资源（ICR）由分布在CLB阵列之间的金属网络线和阵列交叉点上的可编程开关矩阵（PSM）组成。它可将器件内部任意两点连接起来，并且能将FPGA中数目很大的CLB和IOB连接成复杂的系统。根据应用的不同，ICR一般提供3种连接结构：1）通用单/双长度线连接主要用于CLB之间的连接。任意两点间的连接都要通过开关矩阵。灵活性好，但信号传输时延不可预知。2）长线连接水平长线和垂直长线不经过可编程开关矩阵，信号延迟时间小。长线连接主要用于长距离或关键信号的传输。3）全局连接主要用于传送一些公共信号，如全局时钟信号、公用控制信号等。2.FPGA编程数据的装载编程数据存放于FPGA片内的独立的静态存储器中，控制FPGA的工作状态，由于停电后，静态存储器中的数据不能保存，所以，每次接通电源后，必须重新将编程数据写入静态存储器，这个过程称为装载。FPGA是在系统可编程器件，不需专门的编程器，通过专用电缆、计算机和集成开发软件就可完成编程。3.FPGA和CPLD的区别（1）逻辑结构：F