数字逻辑电路与系统设计（第4版）课件 第5章 时序逻辑电路

第5章时序逻辑电路5.1时序逻辑电路概述时序逻辑电路的特点：电路在任何时候的输出稳定值,不仅与该时刻的输入信号有关,而且与该时刻以前的电路状态有关;电路结构具有反馈回路.1.时序逻辑电路的基本概念2.时序逻辑电路的结构模型XZQW组合电路存储电路外部输入信号外部输出信号驱动信号状态信号3.时序逻辑电路的描述方法（1）逻辑方程输出方程:Z(tn)=F[X(tn),Q(tn)]

驱动方程:W(tn)=G[X(tn),Q(tn)]

状态方程:Q(tn+1)=H[W(tn),Q(tn)]XZQW组合电路存储电路

说明任何时刻的输出不仅和该时刻的外部输入信号有关，而且和该时刻的电路状态及以前的输入信号有关。Z(tn)X(tn)Q(tn)Q(tn-1)W(tn-1)Q(tn-1)X(tn-1)信号流程：（2）状态表输入原状态新状态输出

XQnQn+1Z输入原状态QnQn+1/ZX新状态/输出QnQn+1X/Z原状态新状态输入/输出（3）状态图（4）时序图(定时波形图)ResetSetQ4.时序逻辑电路的分类（1）按存储电路中存储单元状态改变的特点分类同步时序电路异步时序电路（2）按输出信号的特点分类米里（Mealy）型摩尔（Moore）型（3）按时序电路的逻辑功能分类计数器寄存器移位寄存器5.2锁存器存储电路由存储器件组成,能存储一位二值信号的器件称为存储单元电路.存储单元电路大多是双稳态电路.双稳态电路特点:①具有两个稳定状态,用0和1表示,在无外信号作用时,

电路长期处于某个稳定状态，这两个稳定状态可用来表示一位二进制代码。②它有一个或多个输入端，在外加信号激励下，可使电路从一个状态转换成另一个状态。两类存储单元电路：(1)锁存器

(2)

触发器锁存器:直接由激励信号控制电路状态的存储单元.触发器:除激励信号外,还包含一个称为时钟的控制信号输入端.激励信号和时钟一起控制电路的状态.锁存器和触发器工作波形示意图:ResetSetQSetResetClockQSRQQSRQQC1.RS锁存器的电路结构及逻辑符号≥1≥1SDRDQQSRQQSRQQ或SD:置位端(置1端);RD:复位端(置0端);两个输入端(激励端):定义:Q=0,Q=1为0状态;Q=1,Q=0为1状态.5.2.1普通锁存器2.RS锁存器的逻辑功能分析设:电路的原状态表示为Qn,新状态表示为Qn+1.①SD=0;RD=0(无激励信号),有下列两种情况:结论:Qn+1=Qn≥1≥1

00QQ0110SDRD≥1≥1

00QQ0101SDRD②SD=0;RD=1(置0信号有效):结论:Qn+1=0③SD=1;RD=0(置1信号有效):结论:Qn+1=1≥1≥1

01QQ0110SDRD≥1≥110QQ1001SDRD④SD=1;RD=1(置0、置1同时信号有效):一般情况下，SD=RD=1应禁止使用。RS锁存器的约束条件：SDRD=0

。≥1≥1

11QQ0000作用时SDRD≥1≥1

00QQ0110≥1≥1

00QQ0101激励信号同时消失后SDSDRDRD由与非门构成的RS锁存器：&&SDRDQQSRQQSRQQ或3.RS锁存器的功能描述（1）特性表SDRDQnQn+1000000110100011010011011110×111×}保持}置0}置1}禁止（2）特性方程Qn+1=SD+RDQnSDRD=0（3）状态图SD=1RD=0SD=0RD=1SD=×RD=0SD=0RD=×01（4）RS锁存器工作波形图

（初态假设为0）SDRDQnQn+1000000110100011010011011110×111×000000000000000000011111111111××SDRDQQ4.RS锁存器的Verilog描述moduleVrrslatch(R,S,Q,QB);inputR,S;outputregQ,QB;

always@(R,S)if((S==0)&&(R==1))Q<=0;elseif((S==1)&&(R==0))Q<=1;elseif((S==0)&&(R==0))Q<=Q;always@(Q)QB<=~Q;endmodule5.5.2门控锁存器在RS锁存器的基础上,加控制信号,使锁存器状态转换的时间,受控制信号的控制.≥1≥1&&RDSDRSCQQ1SC11RQQ1.门控RS锁存器（1）门控RS锁存器的电路结构及逻辑符号RD=R·CSD=S·C当C=1时:门控RS锁存器功能和RS锁存器完全相同;当C=0时:RD=SD=0,锁存器状态保持不变.（2）门控RS锁存器的逻辑功能分析1)门控RS锁存器特性方程:Qn+1=S+RQnSR=0{C=1时成立（3）门控RS锁存器的逻辑功能描述CSRQnQn+10×××Qn1000010011101001011011001110111110×1111×2)门控RS锁存器特性表:3)门控RS锁存器工作波形图:2.门控D锁存器能将呈现在激励输入端的单路数据D存入交叉耦合结构的锁存器单元中.（1）门控D锁存器的电路结构及逻辑符号&&&RDSDDCQQ&11DC1QQ1）当C=0时,RD=SD=1,电路处于保持状态;2)当C=1时,RD=D,SD=D，电路的新状态为D。（2）门控D锁存器的逻辑功能分析&&&RDSDDCQQ&12）D锁存器特性表:DQnQn+1000010011111）D锁存器特性方程:Qn+1=D（3）门控D锁存器的逻辑功能描述D=1D=0D=0D=1013）状态图：4）D锁存器工作波形图:(假设初态为0)DCQ锁存Q跟随D锁存Q跟随D锁存（4）门控D锁存器的Verilog描述moduleVrdlatchc(C,D,Q,QB);inputC,D;outputregQ,QB;

always@(C,D)if(C==1)Q<=D;elseQ<=Q;always@(Q)QB<=~Q;endmodule5.3触发器

利用一个称为“时钟”的特殊定时控制信号去限制存储单元状态的改变时间,具有这种特点的存储单元电路称为触发器.5.3.1D触发器1.主从D触发器（1）电路结构1DC1QQ1DC1QQ11QQDCLK主锁存器从锁存器F1F2QmQmCLKD(2)工作原理1)当CLK=0时,主锁存器被选通,Qm=D,从锁存器保持原态2)当CLK=1时,主锁存器保持原态,从锁存器被选通,Q=Qm1DC1QQ1DC1QQ11QQDCLK主锁存器从锁存器F1F2QmQm(3)功能描述2）特性表:1）特性方程:Qn+1=D3）定时波形图CLKDQmQ2.维持阻塞D触发器(1)电路结构&&&&&&CLKDRDRDRDSDSDQQ1DC1QQSRSDRDDCLK(2)工作原理&&&&&&CLKDRDRDRDSDSDQQ1)异步清零2)异步置1a.CLK=0b.CLK=10001111110111110010011011111000001111110SD=1RD=0SD=0RD=1&&&&&&CLKDRDRDRDSDSDQQ11111101MND的改变不会使输出状态变化。3)如SD=RD=1①在CLK=0期间②在CLK=1前一瞬间（CLK=0），如加入信号D则有：由于M=N=1，所以输出Q保持不变。&&&&&&CLKDRDRDRDSDSDQQ11111101111MNDDDDDD---③CLK由0变为1，在这一短时间内，D保持不变，则有：Qn+1=D&&&&&&CLKDRDRDRDSDSDQQ111111DDDDDDDD-④在CLK=1期间，如D发生变化，即由D变为D电路输出状态保持不变。111111&&&&&&CLKDRDRDRDSDSDQQDDDDDD--D11(3)功能描述CLKSDRDDQnQn+1×01××1×10××0↑11000↑11010↑11101↑11111↑表示上升沿触发.CLKRDDQ当SD=1时波形图:（4）D触发器的Verilog描述：moduleVrdffrs(RD,SD,CLK,D,Q,QB);

inputRD,SD,CLK,D;

outputregQ,QB;always@(posedgeCLKor

negedgeRDor

negedgeSD)

begin

if(!RD&&SD)Q<=0;

else

if(RD&&!SD)Q<=1;

elseQ<=D;

end

always@(Q)QB<=~Q;endmodule（1）电路结构1DC1QQ&≥1&11KJCLKKQnJQnCLKJK5.3.2JK触发器2）特性表1）特性方程Qn+1=JQn+KQn（2）功能描述JKQnQn+100000011010001101001101111011110×××QnCLK无下降沿保持置0置1翻转3）状态图J=1K=xJ=xK=1J=xK=001J=0K=x4）

工作波形SD

：异步置1端RD：异步清0端1JC11KQQSRSDRDJKCLKCLK当SD=1时波形图:

（3）

JK触发器的Verilog描述：moduleVrjkff(CLK,J,K,Q,QB);inputCLK,J,K;outputregQ,QB;always@(posedgeCLK)case({J,K})2'b00:Q<=Q;2'b01:Q<=0;2'b10:Q<=1;2'b11:Q<=~Q;endcasealways@(Q)QB<=~Q;endmodule1.RS触发器（1）逻辑符号及功能1SC11RQQCLKRS5.3.3其他功能的触发器特性方程Qn+1=S+RQnSR=0{SRQnQn+1000000110100011010011011110×111××××QnCLK无上升沿特性表RS触发器的工作波形CLKSRQ（2）RS触发器的Verilog描述：moduleVrrsff(CLK,R,S,Q,QB);

inputCLK,R,S;outputregQ,QB;

always@(posedgeCLK)

if((S==1)&&(R==0))Q<=1;

else

if((S==0)&&(R==1))Q<=0;

elseif((S==0)&&(R==0))Q<=Q;

always@(Q)QB<=~Q;endmodule2.T触发器（1）逻辑符号及功能TQnQn+100001101110T触发器特性表1TC1QQTCLK逻辑符号T触发器的特性归纳为:

T=0保持

T=1翻转T触发器的特性方程:Qn+1=TQn+TQn（2）T触发器的Verilog描述：moduleVrtff(CLK,T,Q,QB);inputCLK,T;outputregQ,QB;always@(posedgeCLK)if(T)Q<=~Q;elseQ<=Q;always@(Q)QB<=~Q;endmodule3.T’触发器逻辑符号T’触发器的特性方程:Qn+1=QnT’触发器的工作波形T触发器的输入T恒等于1，触发器状态每经过一个CLK作用后翻转一次。二分频电路表5.7部分常用集成触发器5.4触发器使用中的几个问题5.4.1触发器逻辑功能的转换触发器逻辑功能转换示意图:转换电路

已有触发器ABXYQQCLK将已有触发器转换为所需触发器的功能,实际上是求转换电路,即求转换电路的函数表达式:X=f1(A,B,Qn)Y=f2(A,B,Qn)1.代数法

通过比较已有触发器和待求触发器的特性方程,求转换电路的函数表达式.例:把JK触发器转换为D触发器.解:已有JK触发器的特性方程为:Qn+1=JQn+KQn待求D触发器的特性方程为:Qn+1=D为求出转换电路的函数表达式,可将D触发器的特性方程转换为:Qn+1=D=D(Qn+Qn)=DQn+DQn比较JK触发器的特性方程,可得:J=DK=D1JC11KQQ1CLKDT触发器的特性方程:Qn+1=TQn+TQn将上式和JK触发器特性方程Qn+1=JQn+KQn比较,可得

J=K=T1JC11KQQCLKT注意：在这个电路中，由于采用的是下降边沿JK触发器，所以得到的T触发器也是下降边沿的。例:将JK触发器转换为T触发器.2.图表法例:把RS触发器转换为JK触发器.①首先列出JK触发器的特性表;JKQnQn+100000011010001101001101111011110②根据RS触发器的特性,列出当满足JK触发器特性时

S、R端应加的信号;SR0××00×0110×01001③写出下列两个表达式:S=f1（J，K，Qn）

R=f2（J，K，Qn）KQnJ00011110010×001×01KQnJ0001111001S=JQn×01×0010R=KQn转换电路图例：试用D触发器和四选一MUX构成一个多功能触发器，其功能如下表所示。表中L、T为控制变量，N为数据输入变量。1SC11RQQ&&JKQQCLKS=JQnR=KQnLTNQn+100×Qn01×Qn10NN11NN解：①列表；②设L、T为MUX的地址变量，求MUX的数据端输入信号；③画逻辑图。1DC1QQCLK012301}G03NLTNLTNQn+100×Qn01×Qn10NN11NNDQnQnNNLTN0001111001QnQnQnQn1001D0=QnD1=QnD3=ND2=N5.4.2触发器的脉冲工作特性触发器的脉冲工作特性:指为了保证触发器可靠的动作，而对时钟脉冲、输入信号以及它们之间的时间关系所提出的要求。1.输入信号的建立时间和保持时间（1）建立时间为使触发器做好触发准备，要求输入信号在时钟脉冲的边沿到来之前，提前一段时间到来，提前的这段时间叫建立时间，用tset表示。（2）保持时间为了保证触发器可靠翻转，在时钟脉冲到达后，输入信号必须维持一段时间不变。这段时间称为保持时间，用th表示。2.触发器的传输延迟时间从时钟脉冲边沿到达到触发器的新状态稳定建立起来，所需要的时间叫做传输延迟时间。tPHL表示输出端由高电平变为低电平的传输延迟时间tPLH表示输出端由低电平变为高电平的传输延迟时间3.触发器的最高时钟频率在保证触发器可靠翻转的条件下，所允许的时钟频率有一个上限值（最高频率），该上限值即为触发器的最高时钟频率，用fmax表示。4.脉冲宽度为保证时序逻辑电路能够正常稳定地工作，要求输入信号的脉冲宽度大于最小脉冲宽度（tw）5.5触发器应用举例1．消颤开关SRYVcc&&VccRRYRS2.单脉冲发生器1DC1QQdCLK1DC1QQ&Q1Q2YCLKdQ1Q2YtwTc5.6时序逻辑电路的分析与设计时序逻辑电路的分析方法分析目的:所谓分析，就是由给定电路，来找出电路的功能。对时序逻辑电路而言，本质上是求电路在不同的外部输入和当前状态条件下的输出情况和状态转换规律.

同步时序逻辑电路和异步时序逻辑电路有不同的分析方法。5.6.1同步时序逻辑电路的分析

由于在同步时序电路中，各触发器的动作变化是在CLK脉冲作用下同时发生的，因此，在同步电路的分析中,只要知道了在当前状态下各触发器的输入（即驱动信号）,就能根据触发器的特性方程,求得电路的下一个状态,最终找到电路的状态转换规律。(3)根据状态方程和输出方程,列出状态表;(4)根据状态表画出状态图或时序图;(5)由状态表或状态图(或时序图)说明电路的逻辑功能.分析步骤:列出时序电路的输出方程和驱动方程(即该时序电路中组合电路部分的逻辑函数表达式);(2)将上一步所得的驱动方程代入触发器的特性方程,导出电路的状态方程;例:分析下列时序电路.(1)写出驱动方程.(2)写出状态方程.

(3)列出状态表.(4)画状态图.功能:能自启动的模6计数器例:分析下列时序电路的逻辑功能.1J1KC1QQF01J1KC1QQF1CLK&1&&ZX输出方程：Z=XQ0Q1nn驱动方程：J0=XQ1

，K0=XJ1=X，K1=X+Q0nn状态方程：Q0=XQ1Q0+XQ0=X(Q0+Q1)Q1=XQ1+X+Q0Q1=X(Q0+Q1)n+1n+1nnnnnnnnnnJK触发器的特性方程：Qn+1=JQn+KQn状态表XQ1Q0Q1Q0Z000000001000010000011000100100101110110010111111nnn+1n+1状态图001001110/00/00/00/01/01/01/01/1Q1Q0X/Z功能:1111序列检测器输出方程：Z=XQ0Q1nn状态方程：Q0=XQ1Q0+XQ0=X(Q0+Q1)Q1=XQ1+X+Q0Q1=X(Q0+Q1)n+1n+1nnnnnnnnnn例:试分析下列异步时序电路的逻辑功能1J1KC1QQF01J1KC1QQF2X&1J1KC1QQF1111&1

解:1)写驱动方程J0=Q2Q1=Q2+Q1,K0=1J1=K1=1J2=Q1Q0,K2=1nnnnnn5.6.2异步时序逻辑电路的分析2)写触发器F0和F2的状态方程(由于触发器F0和F2是在X

脉冲作用下同步工作的,列方程时将X隐含)Q2=J2Q2+K2Q2=Q1Q0Q2Q0=J0Q0+K0Q0=(Q2+Q1)Q0nnnnnnnnnnn+1n+11J1KC1QQF01J1KC1QQF2X&1J1KC1QQF1111&13)修正触发器F1的特性方程Q1=(J1Q1+K1Q1)CLK1+Q1CLK1nnn+1n注意:CLK1的含义为

CLK1脉冲有效.为写出F1的状态方程,必须先求CLK1.由电路图已知,Q0的负边沿(等效于Q0的上升边沿)为F1触发脉冲的有效边沿.1J1KC1QQF01J1KC1QQF2X&1J1KC1QQF1111&10001111001Q2Q1Q0111CLK1=Q2Q0+Q1Q0nnnnQ2Q1Q0Q2Q1Q0CLK1000100001000010011011000100011101000110011111000nnnn+1n+1n+14)求CLK1Q2=J2Q2+K2Q2=Q1Q0Q2Q0=J0Q0+K0Q0=(Q2+Q1)Q0nnnnnnnnnnn+1n+1由Q2、Q0的状态方程5)将驱动方程J1、K1和时钟方程CLK1代入触发器F1的特性方程,求得F1的状态方程.Q1=(J1Q1+K1Q1)CLK1+Q1CLK1（J1=K1=1)nnn+1n=Q1(Q2Q0+Q1Q0)+Q1(Q2Q0+Q1Q0)=Q2Q1Q0+Q1Q0nnnnnnnnnnnnnnn根据状态方程,补齐上述状态表.Q2Q1Q0Q2Q1Q0

0001000100010010110010001101001100111100nnnn+1n+1n+1000110016)画出状态图,分析电路功能.000100011110001010111Q2Q1Q0功能:

能自启动的五进制减法计数器例:试分析下列异步时序电路的逻辑功能1J1KC1QQF01J1KC1QQF2X&1J1KC1QQF1111&1驱动方程J0=Q2Q1=Q2+Q1,K0=1J1=K1=1J2=Q1Q0,K2=1nnnnnn

解:时钟信号CLK1=Q0CLK0=CLK2=X波形分析法123456001010001100010000CLKQ0Q1Q2自启动特性讨论：电路能自启动当Q2Q1Q0=101时，下一个状态为000；(2)当Q2Q1Q0=110时，下一个状态为001；(3)当Q2Q1Q0=111时，下一个状态为010；状态图000100011110001010111Q2Q1Q0功能:

能自启动的五进制减法计数器5.6.3同步时序逻辑电路的设计1.同步时序逻辑电路的一般步骤(1)根据逻辑要求,建立原始状态表或原始状态图;(2)利用状态化简技术,简化原始状态表,消去多余状态;(3)状态分配或状态编码,即将简化后的状态用二进制代码表示;(4)选择触发器类型,并根据编码后的状态表求出驱动方程和输出方程;(5)检查自启动性,若在所设计电路中存在无效状态,则必须检查电路能否自启动,如果不能自启动,则需修改设计;(6)画出逻辑图.例:设计一个可控电路：X为控制信号，当X=0时，电路按照0，1，2，3，0，1，2，3，……的规律做加法计数；当X=1时，电路按照3，2，1，0，3，2，1，0，……的规律做减法计数。（该电路称为模4可逆计数器，有关计数器的概念将在第6章中详细介绍）电路有4个状态:S0、S1、S2和S3,状态图和状态表为S0S1S3S201000111S0S1S3S1S2S0S2S3S1S3S0S201XS解:(1)建立原始状态图或状态表S0S1S3S1S2S0S2S3S1S3S0S201XS(2)状态化简两个状态在相同的输入下有相同的输出,次态也相同，称两个状态等价.等价状态S0S1S3S201000111没有等价状态，无需状态化简S0S1S3S1S2S0S2S3S1S3S0S201XS由于有四个状态，需用两个触发器，定义：S000S101S210S311Q1Q001

000111011000101101110010Xnn编码后的状态表(3)状态编码

本例如选用D触发器00

01

1101

10

0010

110111

00

1001XQ1Q0nnQ1

Q0

n+1n+1QnQn+1D000011100111(4)选择触发器类型,求驱动方程和输出方程;000

1011

01101101

001XQ1Q0nnD1=001

1010

0110

0101

101XQ1Q0nn

D0=Q0n(5)检查自启动特性本例没有无效状态，不需要检查自启动特性.(6)画逻辑图

本例如选用JK触发器00

01

1101

10

0010

110111

00

1001XQ1Q0nnQ1

Q0

n+1n+1(4)选择触发器类型,求驱动方程和输出方程;000

1011

011×

×10×

×01XQ1Q0nn001

101×

×11×

×101

101XQ1Q0nnQnQn+1JK000110110110

××××00

×

×01×

×111001XQ1Q0nn

1

001J1=K1=Q0X+Q0X=Q0⊕Xnn

J0=K0=100×

×011

1111

110×

×01XQ1Q0nn分离状态表，求出状态方程Q1Q001

000

1011011011010XnnQ1n+1Q1Q001

0011010011001011XnnQ0n+1Q1

=Q1Q0X+Q1Q0X+Q1Q0X+Q1Q0Xn+1nnnnnnnn本例如选用JK触发器(求驱动方程的第二种方法)Q0=Q0

n+1n00

01

1101

10

0010

110111

00

1001XQ1Q0nnQ1

Q0

n+1n+1可得:J1=K1=Q0⊕X可得:J0=K0=11J1KC1QQ1F0Q01J1KC1QQF1Q1CLK=1X逻辑图Q1

=Q1Q0X+Q1Q0X+Q1Q0X+Q1Q0Xn+1nnnnnnnn=（Q0

⊕X)Q1+（Q0⊕X)Q1nnnn根据JK触发器特性方程:Qn+1=JQn+KQn

=1Q0+1Q0nQ0

=Q0n+1n..例:试设计一个“111”序列检测器.要求:当连续输入三个或三个以上“1”时,输出为“1”,否则输出为“0”.X:0110111011110Z:0000001000110解:(1)建立原始状态表S0:输入0以后的状态;(即未收到一个“1”以前的状态)；S1:输入一个“1”以后的状态;S0S1S3

S21/01/01/10/00/00/00/01/1X/Z原始状态图S0S0/0S1/0S1S0/0S2/0S2S0/0S3/1S3S0/0S3/101XSS2:连续输入二个“1”以后的状态;S3:连续输入三个或三个以上“1”以后的状态。S0S1S3

S21/01/01/10/00/00/00/01/1X/Z状态S2和S3在相同的输入下有相同的输出,而次态也相同,称S2和S3两个状态等价.等价状态仅需保留一个.这里,去除S3,保留S2,可得简化状态图.(2)状态化简S0S1S21/01/01/10/00/00/0X/ZS0S1S21/01/01/10/00/00/0X/Z(3)状态编码3个状态,需要2个触发器,每个状态用2位二进制编码.00

01

101/01/01/10/00/00/0X/Z0000/001/00100/010/0111000/010/101XQ1Q0××/×××/×nnQ1Q0/Zn+1n+1S0S0/0S1/0S1S0/0S2/0S2S0/0S3/1S3S0/0S3/101XS(4)选择触发器类型,求驱动方程和输出方程;当触发器选定以后，可根据状态表,对照触发器的输入表,求出驱动方程.QnQn+1D000011100111QnQn+1T000011101110QnQn+1SR00001101001110××QnQn+1JK000011101110××××四种常用触发器的输入表

本例如选用JK触发器,对照状态表和JK触发器的输入表,可列出驱动卡诺图和输出卡诺图.00

00/001/001

00/010/011

10

00/010/101XQ1Q0××/×××/×nnQ1

Q0/Zn+1n+10000010011100101XQ1Q0nn××Z=XQ1nQnQn+1JK000110110110

××××000

0010

1111001XQ1Q0nn××J1=XQ0n××Q1Q0nn000111101001X××

K1=X××××00010111100

001XQ1Q0nn××××J0=XQ1n0001111001XQ1Q0nn××××K0=1×11×

本例如选用D触发器,对照状态表和D触发器的输入表,可列出驱动卡诺图和输出卡诺图.00

00/001/001

00/010/011

10

00/010/101XQ1Q0××/×××/×nnQ1

Q0/Zn+1n+1QnQn+1D000011100111000