《电工与电子技术》课件第18章

第18章触发器18.1触发器的基本概念及逻辑功能18.2触发器逻辑功能的表示方法18.1触发器的基本概念及逻辑功能

18.1.1触发器的基本概念

在复杂的数字电路中，不但要对二进制信号进行算术运算和逻辑运算，而且还经常要求将这些信号和运算的结果保存起来。这样，就要求数字电路中应包含有记忆功能的基本单元，触发器就是具有记忆一位二进制码功能的基本单元。

触发器有两个基本特征：①它有两个稳定状态，可以分别用于表示二进制码0和1；②在输入信号的作用下，它的两个稳定的工作状态可以相互转换(被置1或0)，输入信号消失后，新的稳定状态能够保持下来。从这两个特征可说明触发器具有记忆功能。18.1.2触发器的逻辑功能

1.基本RS触发器

基本RS触发器又称为RS锁存器，它是一种形式最简单的触发器，其电路结构和逻辑符号如图18.1所示。

从图18.1(a)可知基本RS触发器是用两个与非门组成的，且G1和G2两个与非门的性能和作用都相同，SD称为置位端，RD称为复位端。其逻辑功能分析如下：

当SD=1，RD=0时，Q=1，Q=0，触发器被置于1。此时SD=1，则SD=0，G1门输入为0(SD·Q=0)，使输出为Q=0，Q=1，触发器置1，Qn+1=1。图18.1基本RS触发器(a)电路结构；(b)逻辑符号当SD=0，RD=1时，Q=0，Q=1，触发器被置于0。此时SD=0，则SD=1，RD=1，则RD=0，G2门的输入为0(RD·Q=0)，使输出Q=1，Q=0，触发器置0，Qn+1=0。

当SD=RD=0，SD=RD=1时，电路处于保持功能，Qn=Qn+1=1。

当SD=RD=1，SD=RD=0时，Q=Q=0或Q=Q=1，是一个不确定状态，此时无法确定触发器的状态。

把触发器原来的状态(现态)用Qn表示，触发器变化后新状态(次态)用Qn+1表示，可将上述逻辑关系列成真值表18.1，称为触发器特性表(功能表)。从表18.1可见，基本RS触发器有三个稳定的工作状态，即保持功能、置1功能和置0功能，还存在一个不确定状态。

【例18.1】

图18.2所示为基本RS触发器电路和输入端SD、RD的信号波形，试求Q和Q端的输出波形，设t=0时刻Qn=0(初始状态)。

解根据表18.1触发器的状态，可画出Q和Q的波形(见图18.2)。

由于RS触发器的输出受到输入信号电平的直接控制，因而其输出随输入信号的变化而变化。此时的输入信号易受到干扰，影响输出正确结果。另外，其同步性较差，与其它触发器配合使用时工作也无法协调，为此，需引入由时钟控制的触发器。图18.2例18.1基本RS触发器及信号波形

2.同步RS触发器

在数字系统中，往往要求触发器最终的输出状态不仅由输入端所加的触发信号来决定，而且对触发信号的响应时间需要有另一个辅助控制信号来决定。即要求触发器在辅助信号没有到来之前，即使有触发信号，它对触发器也不起作用。这个起辅助作用的信号称为同步信号或时钟脉冲，也称为时钟信号，简称时钟，用CP(ClockPulse)表示。受时钟信号控制的触发器称为时钟控制触发器。图18.3所示为同步RS触发器的逻辑图和逻辑符号。图18.3同步RS触发器(a)逻辑图；(b)逻辑符号

(1)同步RS触发器的电路结构由两部分组成：与非门G1、G2组成基本RS触发器，与非门G3、G4组成输入控制电路。图中CP为时钟脉冲输入端，简称时钟控制端或CP端。

(2)逻辑功能：当CP=0时，G3、G4门被封锁，输出为1(SD=RD=1)，无论S、R的信号如何变化，触发器的状态都保持不变，即Qn+1=Qn。当CP=1时，G3、G4门开放，R、S端的输入信号经G3、G4反相后加到G1、G2组成的基本RS触发器，使Q和Q随输入信号(R、S)状态变化而变化。它的特性如表18.2所示。从表18.2可看出，在R=S=1时，触发器的输出状态不定。为了避免出现这种情况，应使RS=0作为一项约束条件，使得触发器在CP=1时的输出状态受到输入信号的控制。

【例18.2】

已知同步RS触发器的输入信号波形如图18.4所示，试画出Q和Q端的电压波形。设触发器的初始状态为Qn=0。

解

Q和Q端电压波形如图18.4所示。图18.4例18.2信号波形

3.同步D触发器

为避免同步RS触发器同时出现R和S都为1的情况，可在R和S之间接入非门G5，如图18.5所示。这种单输入的触发器称为D触发器，又称为D锁存器。

当CP=0时，G3、G4被封锁，输出都为1，触发器输出保持原状态不变，不受D端输入信号的控制；当CP=1时，G3、G4解除封锁，可接收D端输入的信号，当D=1时，D=0，触发器翻转到1状态，即Qn+1=1；当D=0时，D=1，触发器翻转到0状态，即Qn+1=0。由此可列出同步D触发器的特性表，见表18.3。图18.5D触发器

(a)逻辑图；(b)逻辑符号

4.主从结构触发器

同步触发器在CP=1期间，当输入信号S、R的状态多次改变时，同步触发器的状态也随之多次发生改变，即触发器的输出状态很不稳定。为了提高触发器工作的稳定性和可靠性，要求在每个CP脉冲周期内触发器的输出状态只能变化一次，为此，又在同步触发器的基础上设计出了主从结构触发器。

1)主从RS触发器

主从RS触发器是由两个同样的同步RS触发器组成的，但它们的时钟信号相位相反。其电路结构及逻辑符号如图18.6所示。图18.6主从RS触发器

(a)电路结构；(b)逻辑符号从图18.6(a)中可知，G1~G4组成从触发器，G5~G8组成主触发器，反相器G9的作用是使主触发器和从触发器受时钟脉冲控制。主从RS触发器的工作原理和逻辑功能如下：

当CP=1时，G7、G8被打开，G3、G4被封锁，主触发器根据R、S的状态确定输出状态，而从触发器保持原来的状态不变。主触发器的输出是从触发器的输入。因此，从触发器的状态由主触发器的状态决定。

当CP由1变到0时，G7、G8被锁，即主触发器被封锁，其输出不受R、S端信号的控制，保持原状态不变。与此同时，G3、G4打开，从触发器按主触发器的状态变化(翻转)，因此，在CP的周期内触发器只变化一次。从上面的分析可知，主从RS触发器的逻辑功能与同步RS触发器相同，它的工作是分两拍进行的。在CP的一个周期中(从0到1，再从1到0)，主从结构RS触发器的输出只能改变一次。主从RS触发器在CP脉冲的下降沿触发翻转，其特性如表18.4所示。

从同步RS触发器到主从RS触发器的这一变化，克服了CP=1期间触发器输出状态多次翻转的问题。但由于主触发器本身就是同步RS触发器，因此输入端S、R之间仍需遵守约束条件SR=0。

2)主从JK触发器

虽然采用了主从结构的触发器能够保证输出状态在每个时钟周期内只能改变一次，但主从RS触发器仍需遵守RS=0的约束条件。为了在R=S=1时，触发器的状态也能确定，引入主从结构JK触发器，其电路结构和逻辑符号如图18.7所示。

将图18.6和图18.7相比较可发现，主从JK触发器和主从RS触发器的不同之处是:JK触发器从Q引到G8门和Q引到G7门的连线将输出信号反馈到输入端。这两根线在制作集成电路时已在内部连好。为了表示与RS触发器逻辑功能上的区别，以J、K表示两个信号输入端。图18.7主从JK触发器(a)电路结构；(b)逻辑符号主从JK触发器的逻辑功能如下：

当J=0，K=0时，在CP脉冲下降沿到来时，Qn+1=Qn，保持原状态；

当J=0，K=1时，在CP脉冲下降沿到来时，Qn+1=0，置0状态；

当J=1，K=0时，在CP脉冲下降沿到来时，Qn+1=1，置1状态；

当J=1，K=1时，在CP脉冲下降沿到来时，Qn+1=Qn，翻转一次。

由上述的逻辑关系可得到主从JK触发器的特性表，如表18.5所示。从表18.5可知，触发器的状态转换次数正好反映了CP脉冲的个数。由此可见，当J、K端接高电平时，JK触发器具有计数功能，因此时钟脉冲又称为计数脉冲。

【例18.3】

设JK触发器的初始状态Qn=0，试根据

图18.8所示输入波形图画出输出波形图。

解输出波形如图18.8所示。图18.8例18.3波形图

5.T触发器

T触发器是在时钟脉冲CP的作用下，具有保持和翻转功能的触发器。T触发器只有一个输入端T，当T=0时，触发器保持原状态；当T=1时，在CP脉冲到达后，触发器就翻转一次。T触发器的逻辑符号如图18.9所示，其特性表如表18.6所示。从表中可看出，T=0时触发器的状态保持不变，T=1时在CP脉冲的作用下触发器翻转。图18.9T触发器的逻辑符号18.1.3边沿触发器

边沿触发器是指只有在时钟信号CP的上升沿或下降沿时刻接收信号，电路的状态才能发生翻转，从而提高了触发器工作时的可靠性和干扰能力，它没有空翻现象。边沿触发器主要有维持阻塞D触发器、边沿JK触发器、CMOS边沿触发器等。由于其逻辑功能与前面介绍的触发器相同，因此这里不再详述。

边沿触发器的逻辑符号是在CP脉冲信号上画“∧”表示边沿触发有效，在其下端画“°”称为下降沿触发有效，无“°”称为上升沿触发有效。图18.10所示为边沿JK触发器、边沿D触发器、边沿T触发器的逻辑符号。图18.10边沿JK触发器、边沿D触发器、边沿T触发器的逻辑符号

18.2触发器逻辑功能的表示方法

18.2.1触发器的电路结构和逻辑功能的关系

每一种触发器都具有一定的电路结构形式和一定的逻辑功能。逻辑功能和电路结构是两个不同的概念。逻辑功能指触发器的次态(Qn+1)和现态(Qn)及输入信号之间在稳态下的逻辑关系。根据逻辑功能的不同，触发器可分为RS、JK、D、T触发器等。根据电路结构的不同，触发器可分为：基本RS触发器、同步RS触发器、主从结构触发器、边沿触发器等。

同一种逻辑功能的触发器可以用不同的电路结构来实现，这就是触发器的电路结构和逻辑功能之间的关系。18.2.2触发器逻辑功能的表示方法

触发器的逻辑功能一般可用特性表、特性方程、状态转换图和波形来描述。

1.RS触发器的逻辑功能及表示方法

无论电路结构如何，凡在时钟信号作用下，符合特性表18.7所规定逻辑功能的触发器均称为RS触发器。RS触发器的特性方程为

RS触发器的状态转换图如图18.11所示，其中的箭头表明状态转换的走向，同时也表明转换的条件。图18.11RS触发器状态转换图

2.JK触发器的逻辑功能及表示方法

无论电路结构如何，凡在时钟信号作用下，符合特性表18.8所示逻辑功能的触发器都称为JK触发