数电第4章触发器课件

第4章触发器4.1概述4.2基本SR触发器（SR锁存器）4.3同步触发器（电平触发）4.4主从触发器（脉冲触发）4.5边沿触发器（边沿触发）4.7集成触发器4.8触发器应用举例4.6触发器的逻辑功能及描述方法作业题

【5】【6】【8】【11】1时序逻辑电路与锁存器、触发器：

时序逻辑电路:锁存器和触发器是构成时序逻辑电路的基本逻辑单元。

结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。24.1概述一、触发器的概念及特点１.概念：FF:(Flip-Flop,简称FF)能够存储１位二进制信号的基本单元电路。２.特点：（１）有两个稳定的状态：０状态和１状态。（２）在触发信号控制下，根据不同输入信号可置成0或1状态。（触发信号为时钟脉冲信号）3二、FF的初态和次态三、FF逻辑功能描述方法功能表（特性表）、特性方程、状态图、波形图原状态：观察的时刻的状态（输入信号没改变）。记为Q(Qn

)。新状态：输入信号变化后出现的状态。记为Q*(Qn+1).也称次态。4按触发方式分为(输入信号)直接触发边沿触发电平触发脉冲触发四、FF分类按逻辑功能可分为SRFFJKFFDFFT和T’FF按逻辑功能可分为学习要点：分清触发器逻辑功能与触发方式（电路结构）的区别；会画工作波形。54.2基本SR触发器（又称SR锁存器）4.2.1由与非门构成的基本SRFF1、电路结构图4-1

用与非门组成的基本SRFF置1端(低电平有效)置0端(低电平有效)62、工作原理0、1状态的定义：0状态：Q=0,Q’=11状态：Q=1,Q’=0原理分析：（1）输入SD’

=0,RD’=1：输出Q=1,Q’=0（置1状态）（2）SD’

=1,RD’=0：Q=0,Q’=1（置0状态）（3）SD’

=RD’=1：Q、Q’不变（保持原状态）（4）SD’

=RD’=0：Q=Q’=1（未定义状态）73、特性表及逻辑功能整理工作原理分析得“特性表”（表4-1）：83(续)、特性方程视特性表为“真值表”，用K图化简得“特性方程”：(式4.1)（约束条件）111100110101000111101010100000Q*QRD’SD’1①1①10SD’=0RD’=1SD’=1RD’=0SD’=1RD’=XSD’=XRD’=1状态转换图9【例4-1】画波形练习：画出与非门构成的基本SRFF

的输出波形。图4-2电路及波形104.2.2由或非门构成的基本SRFF电路结构图4-3

用或非门组成的基本SRFF置0端(高电平有效)置1端(高电平有效)11S’DR’DQQ’缺点：1、对输入端不允许同时加触发！换句话说，用布尔代数理论来说就是对输入是有约束的。一个电路如果有约束就意味着电路的抗干扰能力差。2、这个电路的直接置零和直接置1端直接影响输出。换句话说，只要某一端来了触发，数据马上就会跟着变化。基本RS锁存器结构简单，具备了时序电路的特点；更重要的是它具备了所谓的记忆功能------体现在哪呢？124.3同步触发器（电平触发方式）4.3.1同步SRFF1、电路结构图4-5

同步SRFF置1端(高电平有效)置0端(高电平有效)以基本SRFF为基础，增加两个与非门。时钟信号（同步控制）132、工作原理分析CLK=1时：（1）S=R=0时，有SD’

=RD’=1：Q、Q’不变(保持原态）（2）S

=0,R=1：输出Q=0,Q’=1（置0状态）（3）S

=1,R=0：Q=1,Q’=0（置1状态）（4）S=R=1：Q=Q’=1（未定义状态）分析CLK=0时：有SD’

=RD’=1，则Q、Q’不变。142(续Ⅰ)、特性表及逻辑功能整理工作原理分析得“特性表”（表4-3）：15视特性表为“真值表”，用K图化简(图4-6)

：(式4.2)（约束条件）2(续Ⅱ)、特性方程得“特性方程”：图4-6

次态Q*的卡诺图16特点1：CLK=0期间，FF的状态保持不变。3、动作特点缺点：抗干扰能力差。特点2：CLK=1期间，FF状态随输入信号变化。

FF动作依据：特性表/方程。注意两方面：动作时间和动作依据。17【例4-3】画波形练习：画出同步SRFF的输出波形。图4-7电路及波形注意动作时间和动作依据:1、CLK=0时，状态不变。2、CLK=1时，

S=1,R=0:Q*置

S=0,R=1:Q*置0S=0,R=0:Q*保持184.3.2同步DFF（又称D锁存器）1、电路结构图4-8同步DFF在同步SRFF基础上，增加一个非门。192、特性方程，特性表，逻辑功能将S=D，R=D’代入同步SRFF特性方程：Q*=S+R’Q=D+(D’)’Q=D(式4.3)

特性表（表4-4）：功能

置0置1动作特点:CLK=0时：状态不变。CLK=1时：输出随D改变。20【例4-4】画波形练习：画出同步DFF的输出波形。图4-9波形1、CLK=0时，状态不变。2、CLK=1时，

D=1:Q*置1D=0:Q*置0

注意动作时间和动作依据:214.4主从触发器（脉冲触发方式）4.4.1主从SRFF1、电路结构图4-10

主从SRFF用两个同步SRFF串接构成。CLKs222、工作原理将一个时钟周期分3个阶段分析：1)CLK=1时,主FF工作:Qm*=S+R’Qm;从FF状态不变2)CLK下降沿,主FF停工;从FF开工,次态Q*=Qm*

(变)3)CLK=0时,主FF状态Qm不变;从FF工作,但状态不变101->00->101233、特性方程，特性表，逻辑功能特性方程与同步SRFF相同：Q*=S+R’Q特性表区别仅在时钟信号：逻辑功能与同步SRFF也相同。表4-5:主从SRFF功能/特性表同步SRFF244、动作特点（1）仅在CLK下降沿，从FF的状态才能改变。动作依据：等于当时主FF状态，即Q*=Qm*（2）在CLK=1期间，主FF状态随输入信号变化。动作依据：同步SRFF的特性。

主从SRFFQ端“弯角”表明:状态在下降沿改变。同步SRFF包含动作时间和动作依据。符号对比25【例4-5】画波形练习：画出主从SRFF的输出波形。画法建议：（1）先画主FF波形-Qm

；动作时间：CLK=1期间动作依据：SRFF特性（2）再画从FF波形-Q。动作时间：仅CLK下降沿动作依据：Q*=Qm*（从态等于主态）注意动作时间和动作依据。26波形画法：（1）主FF：CLK=1时动作。

主FF功能：S=1,R=0:Qm*=1S=0,R=1:Qm*=0S=0,R=0:Qm*=Qm（2）从FF：CLK下降沿动作，等于主态。图4-11主从SR波形274.4.2主从JKFF1、电路结构在主从SRFF基础上增加两个与非门。目的：消除SR约束条件、增加翻转功能。SRJKQ’Q图4-12

主从JKFFJ—置1端，K—置0端（均高电平有效）282、特性方程推导约束条件自动满足：依图：推导：293、逻辑功能分析J=K=0,Q*=Q（保持功能）J=1,K=0,Q*=1（置1功能）J=0,K=1,Q*=0（置0功能）（J—置1端、K—置0端，高有效）表4-6功能/特性表J=K=1,Q*=Q’（翻转功能）new方法：利用特性方程Q*=JQ’+K’Q。具体分析：304、动作特点与同步SRFF基本相同。（1）CLK=1期间，主FF依据JKFF的特性动作（2）仅CLK下降沿，从FF动作，且有Q*=Qm*相同特点：不同特点：（3）CLK=1期间，主FF状态只可能变化一次，

称“一次变化现象”。31SRJKQ’Q(1)CLK=0时,主FF的Qm不变;从FF工作,但Q=Qm不变CLKs=Qm4（续1)、一次变化现象/工作原理分析将一个时钟周期分3个阶段分析：32SRJKQ’Q(2)CLK=1时，主工作，状态变化由Qm*=JQm’+K’Qm定，

但只可能变化一次！从FF不变。CLKs=Qm=Qm*一次变化原因分析：

1)若Q=Qm=0(初态),则K端被封,仅J端有效,若Qm*变1，

则不能变回0。2)若Q=Qm=1(初态),则J端被封,仅K端有效,若Qm*变0，

则不能变回1。一次变化原因分析：33SRJKQ’Q(3)下降沿,主停工,Qm不变;从FF开工,次态Q*=Qm*,变。CLKsQ*=Qm*=Qm*34【例4-6】画波形练习：画出主从JKFF的输出波形。画法建议：（1）先画主FF波形-Qm

；动作时间：CLK=1期间动作依据：JKFF特性（2）再画从FF波形-Q。动作时间：仅CLK下降沿动作依据：Q*=Qm*（从态等于主态）注意动作时间和动作依据。35图4-13主从JKFF波形主从1011011001此处状态发生一次变化，以后不会再变！此处状态发生一次变化，以后不会再变！图4-13主从JKFF波形波形画法：（1）先主FF：CLK=1时动作,注意一次变化。

主FF功能：J=1,K=0:Qm*=1J=0,K=1:Qm*=0J=0,K=0:Qm*=QmJ=1,K=1:Qm*=Qm’（2）后从FF：CLK下降沿动作，等于主态。36J=J1J2K=K1K2补充1：具有多输入信号的触发器37CLK=1期间，主FF的一次变化现象降低了主从JKFF的抗干扰能力。要求J、K信号在CLK上升沿前加入，CLK=1期间保持不变。（对主从SRFF亦如此）补充2：主从JKFF缺点补充3：使用要求384.5边沿触发器（边沿触发方式）4.5.1维持阻塞结构的边沿FF1、边沿SRFF图4-14上升沿触发的SRFF（TTL电路常用）目的：克服主从FF抗干扰能力差的问题。包含：一个同步SRFF（G1~G4）两个基本SRFF（G3G5；G4G6）①②③④号线重要。③④号线为附加。39工作原理：（关注①②③④号线的作用）CLK=0时,①③②④线均高,Q保持不变。(2)CLK由0变1时(上升沿)：

a)S’=0,R’=1：G5出S=1,④线=1=>G3出①③线=0=>封G5和G4=>G3=0,G4=1且不变。∴Q*=1,并在CLK=1期间不随S’和R’变化。置0阻塞线置1阻塞线置1维持线置0维持线

b)S’=1,R’=0：G6出R=1,③线=1=>G4出②④线=0

=>封G6和G3

=>

G3=1,G4=0且不变

。

∴Q*=0,并在CLK=1期间不随S’和R’变化。

c)S’=1,R’=1：①②线=1=>G5出S=0,G6出R=0=>Q*=Q保持原态。但随后若S’和R’有变化,对Q有影响。

d)S’=0,R’=0：正常使用不允许出现。小结:上升沿触发,利用情况a）b）置1或0，避免情况c）d）。402、边沿DFF图4-15上升沿触发DFF结构：将S’连至R端。输入信号D（原R’）(S’)(R’)D工作原理：

(2)CLK上升沿：

a)若D=0,

则R’=0,S’=1,

∴Q*=0（置0功能）CLK=0时,Q不变。

b)若D=1,则R’=1,S’=0,∴Q*=1（置1功能）特性方程：Q*=D41多输入、异步端情况：图4-16多输入、带异步端的DFF特性方程：

Q*=D1·D2（与关系）(2)异步置1端：SD’

异步置0端:RD’异步端功能：任意时刻若SD’=0,RD’=1:FF置1若SD’=1,RD’=0:FF置0实际的FF通常都带异步端！424.5.2基于门传输延迟的边沿JKFF1、电路结构图4-17边沿JKFF基本SRFF+门控单元432、工作原理（略）3、逻辑功能及动作特点边沿JKFF的功能与主从JKFF完全相同。表4-7

边沿JKFF功能/特性表44动作特点：仅在CLK下降沿，按功能/特性表动作。“小圈及三角”表明：下降沿触发主从JKFF符号对比边沿JKFF补充：边沿JKFF也有上升沿触发的。符号：二者如何转换45【例4-7】画波形练习：画边沿JKFF的输出波形。图4-18波形画法动作时间:下降沿依据:JKFF功能J=1,K=0:Qm*=1J=0,K=1:Qm*=0J=0,K=0:Qm*=QmJ=1,K=1:Qm*=Qm’464.5.3边沿DFF1、电路结构图4-19边沿DFF利用两个同步D触发器构成

472、工作原理（略）3、动作特点边沿DFF的功能与同步DFF完全相同。表4-8边沿DFF功能/特性表仅在CLK上升沿，按功能/特性表动作。4、逻辑功能48“小三角”表明：上升沿触发同步DFF边沿DFF补充2：边沿DFF也有下降沿触发的。符号：补充1：符号对比QDDCLK49【例4-8】画波形练习：画边沿DFF的输出波形。图4-20波形画法动作时间:上升沿依据:DFF功能D=1:Qm*=1D=0:Qm*=0504.6触发器的逻辑功能及描述方法共4种功能：置0、置1、翻转和保持。（1）FF按功能分类分4类SRFF：置0、置1、保持TFF：保持、翻转JKFF：置0、置1、保持、翻转DFF：置0、置151

T触发器特性方程：Q*=TQ’+T’QT决定功能：T=1时，翻转；

T=0时，保持。符号：图4-21下降沿触发的边沿TFF表4-9TFF功能表注：当T≡1时,变T’FF,仅翻转功能。52（2）FF功能描述方法3种方法：功能/特性表、特性方程、状态转换图图4-22各种触发器的状态转换图箭头：状态转换方向及条件圈及数字0：FF的0状态圈及数字1：FF的1状态53（3）FF结构与触发方式、功能之间的关系1）电路结构决定触发方式同步结构—电平触发主从结构—脉冲触发维持阻塞结构—边沿触发2）电路结构与功能无固定关系如：同步结构—可有SRFF、DFF

主从结构—可有SRFF、JKFF触发方式和逻辑功能是FF的重要属性。544.7集成触发器(1)、种类：多为集成JKFF、DFF(2)、选用注意：触发方式、逻辑功能4.7.1常用集成触发器1、双JK触发器74LS76(1)、TTL工艺(2)、内含2个边沿JKFF(3)、带异步清0、置1端551212图4-2374LS76双JKFF第2个FF：信号编号带2第1个FF：信号编号带1(1)下降沿：置0、置1、翻转、保持(2)特殊端：RD’_异步清0端、SD’_异步置1端(3)任意时刻：RD’=0,Q*=0;SD’=0,Q*=1（见下表）56表4-1074LS76的功能表由表，任意时刻：RD’=0,则Q*=0

;

SD’=0,则Q*=1集成FF通常都带有RD’和SD’端572、双D触发器74LS74(1)、TTL工艺(2)、内含2个边沿DFF(3)、带异步清0、置1端图4-2474LS74引脚图58表4-1174LS74的功能表(2)任意时刻：RD’=0,Q*=0

;

SD’=0,Q*=1(1)上升沿触发：置0、置1593、其它集成触发器(1)、类型:JK、D、SR(2)、工艺：CMOS、TTL(3)、集成数：双、四表4-12常用集成触发器(4)、触发方式:上升、下降、高电平、直接604.7.2触发器的功能转换目的：现有FF

所需FF意义：市售多为JKFF和DFF1、利用JKFF得到其他FF1）JKSRFF思路：将JKFF特性方程所需FF特性方程JKFF:Q*=JQ’+K’QSRFF:Q*=SQ’+R’Q

图4-25SRFF的Q*卡诺图?转换方法:令J=S，K=R61转换方法:令J=S，K=R

图4-26JK变SRFF电路注：S、R不可同时为1。2）JKDFFJKFF:Q*=JQ’+K’QDFF:Q*=D=DQ’+DQ

?转换方法:令J=D，K=D’图4-27JK变DFF电路621、利用DFF得到其他FF思路：DFF

JKFF

其他FFDFFJKFFJKFF:Q*=JQ’+K’QDFF:Q*=D

?转换方法:令D=JQ’+K’Q图4-28D变JKFF电路634.8触发器应用举例1、用SR锁存器实现防抖电路抖动原因：开关接通时的震颤消抖原理：利用SR锁存器的特性图4-30防抖动输出开关电路图642、用DFF设计抢答电路图4-31三人抢答电路要求：（1）每名竞赛选手控制一个按钮，通过按动按钮发出抢答信号。（2）竞赛开始后，先按动按钮者对应的指示灯亮，此后其他两人再按动按钮无效。（3）竞赛主持人另外控制一个按钮，用于将电路复位。选手：A、B、C主持人：M654.9*

用MAX+plusII验证触发器逻辑功能课下自学本章小结1、按结构—触发方式介绍了：同步结构—电平触发主从结构—脉冲触发维持阻塞等—边沿触发2、按逻辑功能介绍了：SRFF、DFF、JKFF、T/T’FF掌握动作特点掌握具体功能66习题与思考题【题4.1】如图4-34所示为由或非门构成的基本SR触发器及输入信号的波形，请画出Q和Q’端的波形。图4-34题4.1图【题4.2】如图4-35所示为由与非门构成的基本SR触发器及输入信号的波形，请画出Q和Q’端的波形。图4-35题4.2图67【题4.3】如图4-36所示为同步SR触发器，并给出了CLK和输入信号S、R的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。

图4-36题4.3图【题4.4】如图4-37给出了主从SR触发器的CLK及S、R的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。

图4-37题4.4图68【题4.5】如图4-38给出了主从SR触发器的CLK、R、S及异步置1端SD’的波形，异步清零端RD’=1，请画出Q和Q’端的波形。【题4.6】如图4-39给出了主从JK触发器的CLK、J、K的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。

图4-38题4.5图图4-39题4.6图69【题4.8】如图4-41给出了边沿触发的JK触发器的逻辑符号图（下降沿触发）及CLK、J、K端的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。

【题4.7】如图4-40所示为主从JK触发器的CLK、J、K端的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。

图4-40题4.7图图4-41题4.8图70【题4.10】如图4-43给出了边沿触发的D触发器的逻辑符号图（上升沿触发）及CLK、D端的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。

【题4.9】如图4-42给出了边沿触发的JK触发器的逻辑符号图（上升沿触发）及CLK、J、K端的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。

图4-42题4.9图图4-43题4.10图71【题4.11】如图4-44中各触发器电路的特性方程，然后画出在连续时钟信号CLK作用下的触发器Q端波形。设触发器初始状态为Q=0。

图4-44题4.11图72【题4.12】列出图4-45电路的特性方程，根据图中给出A、B端波形画出Q和Q’端的波形。设触发器初始状态为Q=0。

图4-45题4.12图73作业题答案作业【5】【6】【8】【11】74习题与思考题解答【题4.1】如图4-34所示为由或非门构成的基本SR触发器及输入信号的波形，请画出Q和Q’端的波形。

解：作业【5】【6】【8】【11】75【题4.2】如图4-35所示为由与非门构成的基本SR触发器及输入信号的波形，请画出Q和Q’端的波形。

解：

76【题4.3】如图4-36所示为同步SR触发器，并给出了CLK和输入信号S、R的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。解：

77【题4.4】如图4-37给出了主从SR触发器的CLK及S、R的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。

解：

78【题4.5】如图4-38给出了主从SR触发器的CLK、R、S及异步置1端SD’的波形，异步清零端RD’=1，请画出Q和Q’端的波形。

解：79【题4.6】如图4-39给出了主从JK触发器的CLK、J、K的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。

解：

80【题4.7】如图4-40所示为主从JK触发器的CLK、J、K端的波形，