电子技术基础（第五版）课件 第10章 组合逻辑电路

课题十组合逻辑电路10.1组合逻辑电路的分析与设计10.2组合逻辑部件10.3竞争与冒险课题小结

10.1组合逻辑电路的分析与设计

10.1.1组合逻辑电路的分析

如果数字电路的输出只取决于电路当前输入，而与电路以前的状态无关，这类数字电路就是组合逻辑电路。

对组合逻辑电路的分析，就是根据给定的电路，确定其逻辑功能。对于比较简单的组合逻辑电路，通过列写逻辑函数式或真值表及化简等过程，即可确定其逻辑功能。对于较复杂的电路，则要搭接实验电路，测试输出与输入变量之间的逻辑关系，列成表格(功能表)，方可分析出其逻辑功能。

例10.1分析图10.1所示电路的逻辑功能。

解(1)写出该电路输出函数的逻辑表达式。

(2)列出函数的真值表，如表10.1所示。所谓真值表，是在表的左半部分列出函数中所有自变量的各种组合，右半部分列出对应于每一种自变量组合的输出函数的状态。

(3)可见，该电路是判断三个变量是否一致的电路。图10.1不一致判定电路

例10.2分析图10.2所示电路的逻辑功能。图10.23-8译码器逻辑电路图

10.1.2组合逻辑电路的设计

组合逻辑电路的设计，一般分为下述几个步骤：

(1)根据给定的设计要求，确定哪些是输入变量，哪些是输出变量，分析它们之间的逻辑关系，并确定输入变量的不同状态以及输出端的不同状态，哪个该用1表示，哪个该用0表示。

(2)列真值表。在列真值表时，不会出现或不允许出现的输入变量的取值组合可不列出。如果列出，就在相应的输出函数处画“×”号，化简时作约束项处理。

(3)用卡诺图或公式法化简。

(4)根据简化后的逻辑表达式画出逻辑电路图。

例10.3交叉路口的交通管制灯有三个，分红、黄、绿三色。正常工作时，应该只有一盏灯亮，其他情况均属电路故障。试设计故障报警电路。

解设定灯亮用1表示，灯灭用0表示；报警状态用1表示，正常工作用0表示。红、黄、绿三灯分别用R、Y、G表示，电路输出用Z表示。列出真值表如表10.3所示。

画出卡诺图(图10.3)，可得到电路的逻辑表达式为图10.3报警电路卡诺图

若限定电路用与非门组成，则逻辑函数式可改写成

据此表达式设计出的电路如图10.4所示。图10.4电路逻辑图

10.2组合逻辑部件

10.2.1编码器所谓编码就是将特定含义的输入信号(文字、数字、符号等)转换成二进制代码的过程。实现编码操作的数字电路称为编码器。按照被编码信号的不同特点和要求，常用编码器有二进制编码器、二十进制编码器和优先编码器。一位二进制码有0、1两种取值状态，n位二进制编码有2n种不同的取值状态。用不同的取值状态表示不同的信息，就是二进制编码器的基本原理。

1.二十进制编码器

二十进制编码器是指用四位二进制代码表示一位十进制数的编码电路，也称10线4线编码器。最常见是8421BCD码编码器，如图10.5所示。其中，输入信号I0~I9代表0~9共10个十进制信号，输出信号Y0~Y3为相应的二进制代码。

由图10.5可以写出各位输出的逻辑函数式为

根据逻辑函数式列出其功能表如表10.4所示。

从该编码器的逻辑电路图图10.5中可见，I0的编码是隐含的，当I1~I9均为0时，电路的输出就是I0的编码。图10.58421BCD编码器

2.优先编码器

与普通编码器不同，优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。常用的优先编码器有10－4线(如74LS147)、8－3线(74LS148)等。

74LS148是8－3线优先编码器，其逻辑符号如图10.6所示，逻辑功能表如表10.5所示。图10.674LS148逻辑符号

10.2.2译码器

译码是编码的逆过程。译码器将输入的二进制代码转换成与代码对应的信号。

若译码器输入的是n位二进制代码，则其输出端子数N≤2n。N=2n称为完全译码，N<2n称为部分译码。

1.3－8译码器

在10.1.1中提到的74LS138，就是用三位二进制码输入，具有八个输出端子的完全译码器。它的三个输入端的每一种二进制码组合，代表某系统的八种状态之一。

图10.7是某系统存储器寻址电路，用74LS138产生内存芯片片选信号。图10.7存储器寻址电路实例

2.8421BCD码译码器

这种译码器的输入端子有四个，分别输入四位8421BCD二进制代码的各位，输出端子有10个。每当输入一组8421BCD码时，输出端的10个端子中对应于该二进制数所表示的十进制数的端子就输出高/低电平，而其他端子保持原来的低/高电平。

74LS42是8421BCD码译码器，其逻辑符号如图10.8所示。图10.874LS42逻辑符号

3.显示译码器

如果BCD译码器的输出能驱动显示器件发光，将译码器中的十进制数显示出来，这种译码器就是显示译码器。显示译码器有很多种，下面以控制发光二极管显示的译码电路为例，讨论显示译码器的工作过程。

图10.9所示为由发光二极管组成的七段显示器外形图及其接法。图10.9发光二极管组成的七段显示器及其接法

74LS48是控制七段显示器显示的集成译码电路之一，其引线排列图如图10.10所示。图10.1074LS48引线排列图

10.2.3数据选择器和数据分配器

1.数据选择器

根据地址码从多路数据中选择一路输出的器件，叫数据选择器。利用数据选择器，可将并行输入的数据转换成串行数据输出。图10.11所示为集成八选一数据选择器74LS251的逻辑符号。图10.1174LS251逻辑符号

分时传送四位十进制数并显示的电路如图10.12所示。图10.12用数据选择器实现分时数字显示图10.13四选一数据选择器逻辑符号

2.数据分配器

数据分配器有一个输入端，多个输出端。由地址码对输出端进行选通，将一路输入数据分配到多路接收设备中的某一路。图10.14所示为8路数据分配器逻辑符号。当地址码

A2A1A0=011时，Y3=D，其余以此类推。

分配器也能多级连接，实现多路多级分配。图10.15中五个四选一分配器构成16路分配器。五个分配器用同样的地址码A1、A0，请读者自行分析电路工作过程。图10.148路数据分配器逻辑符号图10.15分配器的输出扩展

10.2.4数据比较器

数据比较器是对两个位数相同的二进制数进行比较以判定其大小的逻辑电路。图10.16为集成比较器74LS85的逻辑符号，表10.6是其功能表。图10.1674LS85逻辑符号

表10.674LS85功能表

图10.17是用74LS85组成的八位二进制数比较器的连接图。图中，低位片的Ai>Bi和Ai<Bi

接地，Ai=Bi接高电平，是因为低位前面没有更低位。这样接，低位的比较结果就只取决于低四位进行比较的数据。图10.1774LS85组成的八位二进制数比较器

10.2.5全加器

进行二进制加法时，除本位的两个加数An、Bn相加外，还要加上低位的进位Cn-1。这种加上低位进位的加法叫全加，能实现这种功能的电路叫全加器。全加器的输出有本位Sn

和向高位的进位Cn。全加器的真值表如表10.7所示。

表10.7全加器真值表图10.18全加器逻辑电路

10.3竞争与冒险

10.3.1竞争在组合逻辑电路中，若某个变量通过两条以上途径到达输出端，由于各条途径的传输延迟时间不同，故同一个变量沿不同途径到达输出端的时间就有先有后，这一现象称为竞争。经多途径向输出端传递的变量称为有竞争能力的变量。

图10.19具有竞争能力的电路实例

2.卡诺图法

用卡诺图法判断冒险现象直观、方便。当卡诺图中圈出的相邻方格组相切时，则有冒险现象发生。但方格组的圈法与用卡诺图化简时有区别。图10.20判断冒险卡诺图实例

10.3.4冒险现象的防止方法

冒险现象能使电路产生误动作。防止发生冒险现象的常用方法如下。

1.修改逻辑设计，增加多余项

2.增加选通电路

对图10.19(a)所示电路，可以像图10.21那样增加选通信号，以防止冒险发生。在输入信号发生变化，电路可能发生冒险时，选通信号ST=0封锁了最后一级与非门，冒险不能发生。当电路达到稳定状态后，选通信号ST=1，最后一级与非门开放，电路输出稳定的状态。图10.21加选通电路消除冒险的电路实例

3.加接滤波电容

若在电路输出端加上一个电容，由于冒险脉冲宽度很窄，利用电容的惰性，可有效削弱冒险脉冲的幅度，不至使其对电路的工作状态造成影响。

课题小结

本课题介绍了组合逻辑电路的基本分析方法和设计方法，并介绍了编码器、译码器、数据选择器和分配器、比较器等常用组合逻辑电路的个别典型集成电路的外部性能。希望读者能举一反三，对主要组合逻辑电路的功能有