第7章-时序逻辑电路

第七章：时序逻辑电路7.1时序逻辑电路常用器件7.2时序逻辑电路的特征7.3时序逻辑电路功能分析计数器7.4时序逻辑电路设计本章首先介绍时序逻辑电路的常用器件—触发器，在掌握了触发器的特征方程和工作特点后，给出时序逻辑电路的基本概念及分类方法，在此基础上通过实例给出分析和设计时序逻辑电路的方法和步骤。7.1触发器触发器对数字信号具有记忆和存贮的功能，是构成时序逻辑电路存贮部分的基本单元，也是数字电路的基本逻辑单元。在输入信号的作用下，它能够从一种稳态(0或1)转变到另一种稳态(1或0)。

有两种不同类型的输入端。“0”态Q=0Q=1“1”态Q=1Q=0输出Q和Q互为相反逻辑，所以只有两种状态：逻辑变量输入端，如D、RS、JK、T时钟脉冲输入端CP7.1.1RS触发器RS触发器:可控RS触发器(同步RS触发器)和主从RS触发器。“同步”的含义：RS触发器的动作与时钟CP同步。平时常为“1”平时常为“1”直接置位端直接清零端CP=0时011触发器保持原态&a&b&c&dCP111CP=1时&a&b&c&dCP11取决于R、S及原态可控(同步)RS触发器功能分析1若原状态：CP&a&b&c&d11

保持不变！输入R=0,S=0时0011100110输出保持：1若原状态：CP&a&b&c&d110011011001输出保持：可控(同步)RS触发器功能分析1若原状态：CP&a&b&c&d11输入R=0,S=1时1001100110输出保持：1若原状态：CP&a&b&c&d111001011010输出变为：置“1”！可控(同步)RS触发器功能分析1若原状态：CP&a&b&c&d11

置“0”

！输入R=1,S=0时0110100101输出变为：1若原状态：CP&a&b&c&d110110011001输出保持：可控(同步)RS触发器功能分析输出Q＝Q＝1，为逻辑功能的混乱状态。当CP＝10或R、S同时由10时，逻辑状态是不定的。因此使用RS触发器时应保证RS＝0（约束条件）1CP&a&b&c&d11输出状态不定！输入R=1,S=1时110011输出变为：逻辑功能混乱！11可控(同步)RS触发器功能分析RS触发器真值表时钟CP输入ＲＳ现态Ｑn次态Ｑn+1说明００××××０１０１不变１１０００１０１不变１１０１０１１１置“１”１１１００１００置“０”１１１１０１－－不定逻辑表达式：状态转换图状态转换图，即表示了次态输出与输入R、S及现态输出间的逻辑关系，又表明了触发器从一个状态转换到另一个状态时，对输入信号R、S的要求。例：已知R、S波形，分析在CP脉冲作用下输出Q的波形。若在CP=1期间，R、S端信号发生变化会引起触发器输出状态的改变，这种现象称为空翻。发生空翻现象时，时钟脉冲CP失去对触发器的触发控制作用，使触发器不能和与其所联的前后级时序逻辑单元协调工作，从而导致混乱的逻辑输出。注意：使用可控RS触发器时既要保证RS=0，同时还要保证在CP=1期间R、S不会发生变化。主从RS触发器能有效地消除空翻现象。主从RS触发器工作过程分两个阶段来完成：(1)接收信号阶段：在CP的前沿，主触发器F1将R、S逻辑值输入，Q1做相应的变化，从触发器F2将保持原状态不变。(2)触发翻转阶段：在CP的后沿，主触发器的输入被封锁，从触发器Q2按上一阶段中R2、S2的设定而变化。主从RS触发器的工作特点：CP前沿接收信号，后沿触发翻转。7.1.2JK触发器主从JK触发器，是由主从RS触发器改进而来。JK触发器的输入端JK不再有限制条件。JK触发器逻辑表达式：RDSDCQKJJK触发器真值表时钟CP输入ＪＫ现态Ｑn次态Ｑn+1说明××××０１０１不变０００１０１不变０１０１００置“0”１００１１１置“1”１１０１１０翻转功能表该触发器带有直接置位复位端下降沿触发逻辑符号RDSDCQKJ状态转换图置“1”CPKJQ保持翻转置“0”

画出主从JK

触发器输出端波形图。

(设触发器初态为“0”)。例1：

假设初始状态Qn=0，画出Q1和Q2

的波形图。JKQQCPQ2JKQQCPQ1•

看懂逻辑符号；•

熟练使用功能表。CPQ1Q2例2：画出主从JK触发器输出端波形图。逻辑符号RDSDCQKJQQ123456例3：

画出主从JK触发器输出端波形图。JK

Qn+1

00Qn11Qn01

0

10

1

CPJKQ例4：7.1.3D触发器通常所用的D触发器又叫维持阻塞型D触发器，简称维阻型D触发器，它是一种边沿型触发器。功能表逻辑表达式状态转换图逻辑符号触发方式：边沿触发型，且上升沿有效。CP已知维持阻塞型D触发器CP和D端的波形，试画出输出端Q的波形。

DQDQn+10101D触发器功能表例5：集成4D触发器74LS175特点:一个集成电路中有4个D触发器,

时钟CP公共,清0端RD公共RDQQRDQQRDQQRDQQCP1D2D3D4DRD2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND集成4D触发器74LS175的应用举例—抢答电路1Q1Q2Q2Q3Q3Q4Q4QVccGND1D2D3D4DCPR500

4+5V111&&1+5V4.7k

风鸣器CP1kHz主持人清0甲乙丙丁74LS175参赛人抢答按键17.1.4T触发器功能表逻辑状态表逻辑表达式逻辑符号画出T触发器的输出波形。(设触发器初态为“0”）QTCP例6：7.2时序逻辑电路的特征组合逻辑电路的特点：①任何给定时刻的稳定输出仅仅决定于该时刻电路的输入，而与以前各时刻电路的输入状况无关；②输入-输出之间没有反馈。时序逻辑电路的特点:①电路中含有存贮单元，它的输出状态不仅与同一时刻的输入状态有关，而且还取决于原有的状态；②输入-输出之间至少有一条反馈路径。

注意以下概念：驱动方程特征方程状态方程输出方程7.3.1计数器*计数器的功能

记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。计数器循环一周所需的脉冲个数称为计数器的模。**计数器的分类同步计数器和异步计数器。加法计数器、减法计数器和可逆计数器。有时也用计数器的计数进制来区分各种不同的计数器，如二进制计数器、十进制计数器。7.3时序电路功能分析1.异步二进制加法计数器CQ2Q1Q0000011100011110100101101012345678000加法计数器状态表各触发器J=K=1低位的Q端接高位的CP端CPQ0Q1Q2一、二进制计数器RDK

CPQQRDK

CPQQRDK

CPQQ清零计数输入CPF0F1F2Q0Q1Q2JJJ作用：计数、分频J0=K0=1J1=K1=Q0J3=K3=Q2•Q1•Q0J2=K2=Q1•Q02.同步二进制加法计数器计数脉冲同时加到触发器的时钟端•JK

CPQQ

•JK

CPQQ

•JK

CPQQ&&••JKCPQQ&&•••••CP1••••Q0Q1Q2Q3

••F0F1F2F3CPQ3Q2Q1Q000000

10001

20010

30011

40100

50101

60110

70111

81000

CPQ3Q2Q1Q091001

101010

111011

121100

131101

141110

151111

160000

驱动方程：CPQ3Q2Q1Q000000100012001030011401005010160110701118100091001100000十进制加法计数器状态表1.8421码2.8421码十进制加法计数器波形图Q0Q1Q2Q3CP12345678910二、十进制加法计数器QQSDRDCJKQQSDRDCJKQQSDRDCJK&F1F2F3Q1Q2Q3CP1五进制加法计数器二进制3.8421码二—五—十进制加法计数器QQSDRDCJKF0Q0计数输入CPCP0QQSDRDCJKQQSDRDCJKQQSDRDCJK&F1F2F3Q1Q2Q3J2=K2=1J3=Q2Q1；K3=1C1=C3=CP；C2=Q10J1=0K1=1CPQ3Q2Q1050000100011010101234状态表J1=Q3；K1=10J3=0K3=10第五个脉冲到来后，计数器清零了，称为五进制CP驱动方程：QQSDRDCJKQ计数输入CPCPSDRDCQQ<DQF0计数输入CPCP1.JK触发器和D触发器接成计数状态的基本状态计数器分析小结2.分析时先写出驱动方程，异步计数器要注意CP脉冲何时到来。3.由驱动方程，触发器真值表列状态表，由此得出几进制。实现了Qn+1=QnQ0Q1Q2CP计数器功能的分析Q2CPQ1Q0RDCPQ2Q1Q0对应十进制数状态转换表波形图：00000100112010230113410045101561106711178000012345678如何知道是加法还是减法？如何知道是几进制？如何知道是异步？看图：脉冲不同时作用于各触发器，所以是异步方式工作。看表：到几归0就是几进制！看表：对应十进制数是递增的是加法！8进制异步加法计数器通过分析可知该计数器为：例1：Q0Q1Q0Q0CPQ1Q0对应十进制数状态转换表000021023113400010114进制同步加法计数器例2：计数器功能的分析Q1Q0状态转换表：波形图：000011132102301140005113CP12345通过分析可知该计数器为：4进制异步减法计数器CPQ1Q0对应十进制数Q0CPRDQ1Q0异步计数器的特点：在异步计数器内部，触发器的触发信号不完全一样，即各个触发器状态变换的时间先后不一，故被称为“异步计数器”。例3：计数器功能分析分析步骤：(法一）计数脉冲1.写出控制端的逻辑表达式J2=Q1Q0，K2

＝1

J1=K1

＝1

J0=Q2

，K0

＝1

Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0CP2.写出各触发器的状态方程逢CP（）逢Q0（）逢CP（）逢CP（）逢Q0（）逢CP（）3.填写状态转换表Q1Q2Q1Q00000010Q2Q0011200123011341004500005进制异步加法计数器CPQ2Q1Q0十进制数例4：分析步骤：（法二）Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0CP000001111101111101111111111101110150000111111.写出控制端的逻辑表达式J2=Q1Q0,K2

＝1

J1=K1

＝1

J0=Q2

，K0

＝1

2.状态转换表1010010230114100012340CP

Q2

Q1

Q0

J2=K2=J1=K1=J0=K0=Q1Q01111Q2十进制数5进制异步加法计数器例4：Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&CP分析步骤：2.填写状态转换表1.写出控制端的表达式J2=K2=Q1Q0J1=K1=Q0J0=K0=10011110000000011000011111111000011001111000011111111000011001010011001110110111000012345670123456788进制同步加法计数器Q1Q0CPQ2

Q1

Q0

J2＝K2＝

J1＝K1＝J0＝1K0＝1Q1Q0Q0Q0十进制数例5：计数器功能分析总结异步方式：波形图状态表同步方式：控制端方程状态表混合方式：状态方程控制端方程状态表Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0CPCPQ2Q2J2K2Q1Q1J1K1Q0Q0J0K0&CP对同步时序电路的分析，一般按如下步骤进行：①写出每个触发器输入信号的逻辑表达式(驱动方程)。②把得到的驱动方程代入相应触发器的逻辑表达式(特性方程)，得出每个触发器的状态方程。③如有输出变量，写出输出变量的逻辑表达式(输出方程)。从理论上讲，有了驱动方程、状态方程、输出方程、时序电路的逻辑功能已经描述清楚了，但实际上常常还很不直观。因而可用状态转换真值表、状态转换图和时序图(波形图)来进一步描述。有些简单的时序电路，可直接画出时序图或列出状态转换真值表，即可确定时序电路的功能。三、四位二进制同步加法计数器现态(n)控制输入脉冲序号次态(n+1)标志位Q3;Q2;Q1;Q0J0=K0J1=K1J2=K2J3=K3CPQ3;Q2;Q1;Q0C0

0

0

0100010

0

0

1

00

0

0

1110020

0

1

000

0

1

0100030

0

1

100

0

1

1111040

1

0

0

00

1

0

0

100050

1

0

100

1

0

1111160

1

1

00……1

1

1

001

1

1

01000151

1

1

111

1

1

11111160

0

0

0

0四位二进制同步加法计数器时序图CPQ3;Q2;Q1;Q000

0

0

010

0

0

120

0

1

030

0

1

140

1

0

0

50

1

0

1…………141

1

1

0151

1

1

1四、十进制计数器现态(n)控制输入脉冲序号次态(n+1)标志位Q3;Q2;Q1;Q0J3

K3J2=K2J1

K1J0=K0CPQ3;Q2;Q1;Q0C0

0

0

00

000

0110

0

0

1

01

0

0

00000019100111

0

0

1010011100

0

0

001

0

1

001000111

0

1

1

01

0

1

1

00101120

1

0

001

1

0

001000111

1

0

10110100001120

1

0

001

1

1

001000111

1

1

111

1

1

111101120

0

0

0

0一位十进制同步加法计数器状态转换图CPQ3;Q2;Q1;Q000

0

0

0

1000191001100

0

0

00101011

0

1

1

20

1

0

00110011

1

0

120

1

0

00111011

1

1

120

0

0

0

7.3.2寄存器寄存器，是具有寄存功能的基本数字部件。它既能把二进制代码暂时存放起来，又能根据需要随时更新或输出所存的代码。寄存器由触发器和一些逻辑门组成，触发器用来存放代码，逻辑门用来控制代码的接收、传送和输出等。数码的输入方式有并行和串行之分,输出也有并行和串行之分。并行输入、并行输出：数码从各输入、输出端同时输入、输出。串行输入、串行输出：数码从一个输入、输出端逐位输入、输出。

根据移位数据的输入－输出方式，又可将它分为串行输入－串行输出、串行输入－并行输出、并行输入－串行输出和并行输入－并行输出四种电路结构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出1.并入/并