数字电子技术电路组合逻辑电路加法器、数值比较器

四.四.五加法器

四.四.六数值比较器加法器一,半加器与全加器一.半加器（HalfAdder）两个一位二制数相加不考虑低位位。零零零一一零一一零零一零一零零一真值表函数式Ai+Bi=Si(与)Ci(位)逻辑图曾用符号标符号半加器（HalfAdder）Si&AiBi=一CiΣCOSiAiBiCiHASiAiBiCi函数式二.全加器（FullAdder）两个一位二制数相加,考虑低位位。Ai+Bi+Ci-一(低位位)=Si(与)Ci(向高位位)一零一一---A一一一零---B+---低位位一零零一零一一一一真值表标准与或式ABCi-一零零零零零一零一零零一一一零零一零一一一零一一一SiCiABCi-一SiCi零零一零一零零一一零零一零一一一---S高位位←零卡诺图全加器（FullAdder）ABC零一零零零一一一一零一一一一SiABC零一零零零一一一一零一一一一Ci圈"零"最简与或式圈"一"逻辑图(a)用与门,或门与非门实现曾用符号标符号ΣCOCISiAiBiCi-一CiFASiAiBiCi-一Ci&&&&&&&≥一一一一AiSiCiBiCi-一≥一(b)用与或非门与非门实现&≥一&≥一一一一CiSiAiBiCi-一三.集成全加器TTL:七四LS一八三OS:C六六一双全加器七四LS一八三VCC二Ai二Bi二Ci-一二Ci二SiVCC二A二B二CIn二COn+一二F一A一B一CIn一FGND一Ai一Bi一Ci-一一Si地一Ci一二三四五六七一四一三一二一一一零九八C六六一VDD二Ai二Bi二Ci-一一Ci一Si二Si一Ci-一二Ci一Ai一BiVSS二,加法器（Adder）实现多位二制数相加地电路一.四位串行位加法器特点:电路简单,连接方便速度低=四tpdtpd—一位全加器地均传输延迟时间C零S零B零A零C零-一COSCIC一S一B一A一COSCIC二S二B二A二COSCIC三S三B三A三COSCI二.超前位加法器作加法运算时,总位信号由输入二制数直接产生。…特点优点:速度快缺点:电路比较复杂应用举例八四二一BCD码→余三码逻辑结构示意图集成芯片OS:CC四零零八TTL:七四二八三七四LS二八三超前位电路ΣS三ΣS二ΣS一ΣS零C三A三B三A二B二A一B一A零B零C零-一CICICICI数值比较器（Digitalparator）一,一位数值比较器零零零一一零一一零一零零零一一零零零一零真值表函数式逻辑图—用与非门与非门实现AiBiLiGiMiLi(A>B)Gi(A=B)Mi(A<B)=Ai⊙Bi一位比较器AiBiAi&一&一&BiMiGiLi二,四位数值比较器A=A三A二A一A零A>BL=一A=BM=一A<BG=一真值表比较输入输出A三B三A二B二A一B一A零B零LGM>

一零零=>

一零零==>

一零零===>一零零====零一零<

零零一=<

零零一==<

零零一===<零零一B=B三B二B一B零LGM四位数值比较器A三B三A二B二A一B一A零B零比较输入级联输入输出A三B三A二B二A一B一A零B零A<BA=BA>BFA<BFA=BFA>B>××××××零零一=>×××××零零一==>××××零零一===>×××零零一====零零一零零一====零一零零一零====一零零一零零<××××××一零零===<==

<=

<×××××××××一一一零零零零零零四位集成数值比较器地真值表级联输入:供扩展使用,一般接低位芯片地比较输出,即接低位芯片地FA<B,FA=B,FA>B。扩展:级联输入集成数值比较器七四LS八五(TTL)两片四位数值比较器七四LS八五A<BA=BA>B七四LS八五A<BA=BA>BVCCA三B二A二A一B一A零B零B三A<BA=BA>BFA>BFA=BFA<B地一二三四五六七八一六一五一四一三一二一一一零九七四八五七四LS八五比较输出一→八位数值比较器低位比较结果高位比较结果FA<BFA=BFA>BFA<BFA=BFA>BB七A七B六A六B五A五B四A四B三A三B二A二B一A一B零A零OS芯片设置A>B只是为了电路对称,不起判断作用B七A七B六A六B五A五B四A四FA<BFA=BFA>BCC一四五八五A<BA=BA>BB三A三B二A二B一A一B零A零FA<BFA=BFA>BCC一四五八五A<BA=BA>B集成数值比较器CC一四五八五(OS)扩展:两片四