第3章存储器技术

第3章存储器技术3.1存储器简介3.2读/写存储器3.3存储器管理3.3IBMPC/XT中的存储空间分配3.4内部存储器技术发展3.5外部存储器

3.1存储器简介3.1.1 存储器分类按照构成存储器介质材料的不同来分类，存储器可分为半导体存储器、磁存储器、激光存储器、纸卡存储器。按照工作方式的不同来分类，半导体存储器又可分为随机读写存储器RAM（RandomAccessMemory）和只读存储器ROM（ReadOnlyMemory）。返回下一页3.1存储器简介1.随机读写存储器RAM

随机读写存储器RAM就是对其中存储单元可以随机访问的存储器芯片。按其制造工艺又可分为双极性RAM和金属氧化物RAM。双极性RAM的主要特点是存取速度快，通常在几到几十纳秒。因此，双极性RAM主要用于要求存取速度高的微型计算机中；而金属氧化物RAM集成度高，随着存储器技术的发展，其存取速度也达到十纳秒左右，且价格便宜，因此，广泛应用于现代生产的各种微型计算机中。金属氧化物RAM又可分为静态读写存储器SRAM（StaticRAM）和动态读写存储器DRAM（DynamicRAM）。DRAM的最大的特点是集成度特别高，目前单片动态DRAM芯片已达到几百兆位。但相比于SRAM，对其信息的存贮要靠芯片内部的电容充放电来实现。由于电容漏电的存在，必须对DRAM存储的信息进行定期刷新。上一页返回下一页3.1存储器简介2.只读存储器ROM

只读存储器ROM就是在一般存储器访问中只能进行信息的读取的存储器芯片。只读存储器ROM常见的有三类：掩膜工艺ROM、可一次编程ROM和可擦除ROM。掩膜工艺ROM是芯片根据ROM要存储的信息，设计固定的半导体掩模板进行生产的。其存储的信息只能读出。微型机中一些固定不变的程序和数据常采用这种ROM。例如在微机发展初期，BIOS都存放在ROM中。可一次编程ROM（即PROM）允许用户对其进行一次编程（写入数据或程序）。一旦编程之后，信息永久性固定下来，用户只能读出和使用。上一页返回下一页3.1存储器简介3.1.2 存储器的主要性能参数1.存储容量存储器的存储容量是指一个存储器芯片包含的存储单元的个数以及存储单元所能存储的二进制数的位数。显然，存储器芯片容量越大，由其构成存储器系统电路越简单。2.存取速度存储器的存取速度用存取时间和存取周期来衡量。存取时间是指启动一次存储器操作到完成该操作所用的时间，也就是从存储器接收到寻址地址开始，到取出或存入数据为止所需要的时间。最大存取时间就是该参数的上限值。存取周期是指连续两次独立的存储器操作之间的最小时间间隔。通常存取周期略大于存取时间，其差别与存储器的物理实现细节有关。上一页返回下一页3.1存储器简介3.可靠性、功耗、价格可靠性是指存储器在规定时间内无故障工作的时间间隔。目前所用的半导体存储器芯片的平均无故障间隔时间大概在5×(106~108)h左右。功耗是指存储器芯片正常工作所消耗的功率，显然存储器芯片功耗低，利于提高整个存储系统的可靠性。在具体产品设计中，为了提高市场竞争力，在满足上述参数前提下，低价格是选择存储器芯片必须考虑的主要因素。上一页返回下一页3.1存储器简介3.1.3 存储系统的层次结构微型计算机是在不断地克服约束其运行速度、计算性能、存储容量等方面的瓶颈效应而得到发展。就存储系统而言，存储容量、存储时间和单位容量价格的关系是互相制约的：存取时间越短，单位价格越高；容量越大，单位价格越低；容量越大，存取速度越低。因此，快的访问速度、大的存储容量和低的价格是存储器系统设计的目标。为此，微型计算机存储系统普遍采用分层的存储器结构，它由寄存器、Cache、主存储器、磁盘、磁带等存储层次组成。处理器内部除了寄存器以外，还集成了一到二级片内Cache，配合较大容量的主存储器、磁盘高速缓存以及大容量的硬盘存储器、海量光盘存储器，形成优势互补的存储器系统。上一页返回3.2 读写存储器3.2.1 静态读写存储器SRAM1.SRAM6264

现在以6264芯片为例，说明其引脚功能。该芯片的引脚图如图3-2所示。1)引脚功能

6264有28条引出脚。A0~A12

为地址信号线。这13条地址线上的信号经过芯片的内部译码，可以寻址213=8K个单元。D0~D7

为双向数据总线。在使用中，芯片的数据线与总线的数据线相连接。当CPU写芯片的某个单元时，将数据传送到芯片内部被指定的单元。当CPU读某一单元时，又能将该单元的数据由芯片被选中的单元中传送到总线上。返回下一页3.2 读写存储器

CS1，CS2为选片信号线。当两个选片信号同时有效时，即CS1=0，CS2=1时，才能选中所需地址范围上的芯片。OE为输出允许信号。只有当OE=0时，允许将某存储单元的数据送到芯片外部D0~D7上。

WE是写允许信号。当WE=0时，允许将数据写入芯片；否则，允许芯片数据读出。以上四个信号的功能可见于表3-1。NC为没有使用的空脚；芯片上还有+5V电源和接地线。上一页返回下一页3.2 读写存储器2)6264的工作过程由表3-1可知，写入数据时，在芯片的A0~A12上加要写入单元的地址；在D0~D7上加要写入的数据；CS1和CS2同时有效，在WE上加有效的低电平。此时OE可以高可低。这样就将数据写到了地址所选中的单元中。其过程如图3-3所示。上一页返回下一页3.2 读写存储器3.2.2 动态读写存储器DRAM1．概述动态读写存储器（DRAM），以其速度快、集成度高、功耗小、价格低在微型计算机中得到广泛的使用。目前，高于64MB容量的DRAM芯片促成了大容量的存储器系统的形成。以下举例说明DRAM的工作过程。1）动态存储器芯片2164A

动态存储器芯片2164A是64K×lbit的DRAM芯片。2164A的引脚功能如图3-5所示。A0~A7为地址输入端。2164A芯片复用地址引线。2164A在寻址时，将行地址和列地址分两次输入芯片，每次输入都由A0～A7

完成。在2164A内部，各存贮单元是矩阵结构排列。行地址在片内译码选择一行，列地址在芯片内译码选择一列，由此决定所选中单元。上一页返回下一页3.2 读写存储器（2）DRAM的工作过程1)数据读出过程当由DRAM芯片读出数据时，先送出行地址加在A0~A7上，再送RAS锁存信号，该信号的下降沿将行地址锁存在芯片内部。接着列地址加到芯片的A0~A7上，再送CAS锁存信号，该信号的下降沿将列地址锁存在芯片内部。保持WE＝1时，则在CAS有效期间（低电平），数据输出并保持。其过程如图3-6所示。上一页返回下一页3.2 读写存储器2)数据写入过程数据写入过程雷同数据的读出过程，即锁存地址的过程与读出数据一样，行列地址先后由RAS和CAS锁存在芯片内部。同时，有效（为低电平），加上要写入的数据，则将该数据写入选中的存储单元，如图3-7所示。3）刷新过程动态RAM所必须定期刷新存储信息。由于DRAM存储的信息是放在芯片内部的电容上。电容要缓慢地放电，时间久了就会使存放的信息丢失，将动态存储器所存放的诸位数据读出并原样写入原单元的过程称为动态存储器的刷新，刷新必须定期进行。上一页返回下一页3.2 读写存储器2．DRAM的刷新实现

DRAM芯片设计时，为了减少芯片外围引脚数，其存储单元的地址线采用时分复用方式输入，具体地，将地址线分为行地址线和列地址线两组，并用专门设计的RAS行地址锁存信号（该信号将行地址锁存在芯片内部的行地址缓冲寄存器上）、CAS列地址锁存信号（该信号将列地址锁存在芯片内部的列地址缓冲寄存器上）引脚实现锁存，从而完成对DRAM存储单元的读写或刷新。显然，这里不同于SRAM的是DRAM还需要专门设计的地址译码电路辅助工作。PC机中内存采用DRAM芯片，必须进行刷新操作。将动态存储器所存放的每位信息读出并照原样写入原单元的过程称为动态存储器的刷新。通常对于8086/8088CPU构成的PC机，DRAM要求每隔2~4ms刷新一次。动态存储器芯片的刷新过程是系统总线每次送出行地址加到芯片上一页返回下一页3.2 读写存储器上去，利用RAS有效将行地址锁存于芯片内部。这时CAS保持无效（高电平），改变对应该行的所有列地址，就可实现对该行所有存储单元的刷新过程。这样，每次送出不同的行地址，顺序进行，就可以刷新所有各行的存储单元，完成整个芯片所有存储单元的刷新。在刷新时需要对地址进行全地址译码操作，要设计地址译码和定时电路来控制完成对DRAM的刷新。PC机中利用可编程定时器8253、DMA控制器8257及DRAM的行RAS列CAS地址专用译码PROM芯片、74LS138实现对DRAM的读写及刷新控制。上一页返回下一页3.2 读写存储器3．准静态存储器芯片静态存储器不用刷新，使用很方便，但集成度低，功耗大。而动态存储器刚好与之相反。于是，有人就想是否可以生产一种将刷新控制放在动态存储芯片内部的动态存储器芯片。这种芯片就外部特性来看，十分类似静态存储器，而其内部构造却是动态存储器结构。故将这种存储器称为准静态存储器。准静态存储器在使用上除个别信号外，完全与静态存储器相同。使用者可以认为它就是一片静态存储器。Z6132就是一片4KB的准静态存储器。上一页返回下一页3.2 读写存储器3.2.3 EPROM1．2764EPROM的引线

2764是—块8K×8bit的EPROM芯片，它的引线与前述RAM芯片6264兼容。在软件调试时，将程序先放在RAM中，以便在调试中修改，调试成功，即可把程序固化在EPROM中，将EPROM插在原RAM的插座上即可正常运行.A0~A12

为13条地址信号输入线。D0~D7

为8条数据线，芯片每个存贮单元存放—字节。在其工作过程中，D0

～D7为数据输出线；当对芯片编程时，由此8条线输入要编程的数据。上一页返回下一页3.2 读写存储器2．2764的使用

2764在使用时，仅用于将其存贮的内容读出。其过程与RAM的读出类似，即送出要读出的地址，然后使CE和OE均有效（低电平）。则在芯片的D0~D7上就可以输出要读出的数据。其过程如图3-11所示。3．EPROM2764的编程1）擦除如果EPROM芯片是刚出厂的新芯片，其每一个存储单元的内容都是FFH。若芯片是使用过的，则需要利用紫外线照射其窗口，以便将其内容擦除干净。一般照射15~20min即可擦除干净。经过定时的紫外线照射，若读出其每个单元的内容均为FFH，则可认为该芯片已擦干净。上一页返回下一页3.2 读写存储器（2）编程

EPROM的编程有标准编程和灵巧编程两种方式。标准编程的过程为：使VCC为+5V，VPP加上+21V，而后加上要编程的单元地址，数据线加上要写入的数据，使保持低电平，CE为高电平。当上述信号稳定后，在PGM端加上50±5ms的负脉冲。这样就将一字节数据写到了相应地址单元。重复上述过程，即可将要写入的数据逐一写入相应的存储单元中。每写入一个地址单元，可以在其它信号不变的条件下，只将OE变低，立即读出校验也可在所有单元均已写完后再进行最终校验，亦可上述两种校验都采用。若写入数据有错，则可从擦除开始，重复上述过程再进行一次写入编程过程。上一页返回下一页3.2 读写存储器3.2.4 EEPROM（E2PROM）1．典型E2PROM芯片介绍

E2PROM按其制造工艺的不同及芯片容量的大小不同有多种型号。有的与相同容量的EPROM完全兼容。现以8K×8bit的E2PROM98C64A为例来加以说明。这是一片CMOS工艺的EEPROM芯片，其引脚如图3-13所示。上一页返回下一页3.2 读写存储器2.EEPROMNMC98C64A的工作过程

(1)读出数据。从EEPROM读出数据的过程与从EPROM或RAM中读出数据的过程一样，当CE=0,OE=0,WE=1时，且满足芯片所要求的读出时序关系，则可从选中的存储单元中将数据读出。

(2)写入数据。将数据写入98C64A有两种方式。①字节方式，即一次写入一个字节数据。字节方式写入数据的时序如图3一14所示)

②自动页写入上一页返回下一页3.2 读写存储器3.2.5 闪速EEPROM（FLASH）

EEPROM能够在线编程，可以自动页写入，其在使用方便性及写入速度两方面都较EPROM更进一步，即便如此，其编程时间较RAM还是太长，特别是对大容量的芯片更是如此。具有写入速度类似RAM，掉电后内容又不丢失的闪存EEPROM被研制出来，得到广泛应用。1)TMS28F040的引脚及结构TM528F040的外部引脚如图3一15所示上一页返回下一页3.2 读写存储器2）工作过程

TMS28F040与普通EEPROM芯片一样也有三种工作方式，即读出、编程写入和擦除。但不同的是它是通过向内部状态寄存器写入命令的方法来控制芯片的工作方式，对芯片所有的操作都要先向状态寄存器写入命令。另外，TMS28F040的许多功能需要根据状态寄存器的状态来决定。要知道芯片当前的工作状态，只需写入命令70H，就可读出状态寄存器各位的状态了。

(1)读操作读操作包括读出芯片中某个单元的内容、读内部状态寄存器的内容以及读出芯片内部的厂家及器件标记三种情况。如果要读某个存储单元的内容，则在初始加电以后或在写入命令00H（或FFH）之后，芯片就处于只读存储单元的状态。这时就和读SRAM或EPR0M芯片一样，很容易读出指定的地址单元中的数据。此时的VPP（编程高电压端）可与VCC（+5V）相连。上一页返回下一页3.2 读写存储器(2)编程写入编程方式包括对芯片单元的写入和对其内部每个32KB块的软件保护。软件保护用命令使芯片的某一块或某些块规定为写保护，也可置整片为写保护状态，这样可以使被保护的块不被写入新的内容或擦除。比如，向状态寄存器写入命令0FH，再送上要保护块的地址，就可置规定的块为写保护。若写入命令FFH，就置全片为写保护状态。(3)擦除方式

TMS28F040可以每次擦除一个字节，也可以一次擦除整个芯片，或按需擦除片内某些块，并可在擦除过程中使擦除挂起和恢复擦除。上一页返回下一页3.2 读写存储器3）闪存的应用目前闪存主要用来构成存储卡，以代替软磁盘。存储卡的容量可以做的较软盘大，但具有软盘的方便性，现在已大量用于便携式计算机、数码相机、MP3播放器等设备中。另外，闪速EEPROM也用作内存，用于存放程序或不经常改变且对写入时间要求不高的场合，如微机主板的BIOS、显卡的BIOS等。上一页返回下一页3.2 读写存储器3.2.6 存储器的连接1．概述当8086/8088CPU系统总线与存储器连接时需要考虑三个基本问题：(1) CPU总线的负载承受能力问题；(2)CPU时序与存储器时序的配合问题；(3) CPU总线的负载承受能力问题。上一页返回下一页3.2 读写存储器2．存储器扩展1）存储器的位扩展位扩展保持总存储单元数不变，只增加每个单元存储位数，位扩展构成的存储模块的单元内容存储于不同的存储器芯片上。如使用2片4K×4位的存储芯片组成4KB的存储模块，则存储模块每个单元的高、低4位数据分别存储在两个芯片上。位扩展的电路连接方法是将每个存储芯片的地址线和控制线（包括选片信号线、读/写信号线等）全部并连在一起，而将它们的数据线分别引出连接至数据总线的不同数据位上。其连接方法如图3-16所示。上一页返回下一页3.2 读写存储器2）字扩展字扩展是在存储芯片存储单元的字长满足要求，而存储单元数目不够要求时，需要增加存储单元数量的扩展方法。如使用2K×8位的存储芯片组成4K×8位的存储模块，需用两片2K×8位存储芯片实现。字扩展的电路连接方法是将每个芯片的地址信号、数据信号和读/写信号等控制信号线按信号名称全部并连在一起，只将选片端分别引出到地址译码器的不同输出端，即用片选信号来区别各个芯片的地址。其连接示意图如图3-17所示。上一页返回下一页3.2 读写存储器3）字位扩展在构成实际的存储模块时，往往需要同时进行位扩展和字扩展才能满足存储容量的需求。进行字位扩展时，一般先进行位扩展，构成字长满足要求的存储模块，然后用若干此模块进行字扩展，使总存储容量满足要求。扩展时需要的芯片数量可以这样计算：要构成一个容量为MﾴN位的存储器，若使用l×

k位的芯片（(l<M，k<N)），则构成这个存储器需要(M/l)×(N/k)个这样的存储器芯片。微型机中内存条的构成就是典型的字位扩展实例。上一页返回下一页3.2 读写存储器3．存储器的连接1）全地址译码方式全地址译码方式是利用全部地址总线的引脚唯一地决定存储器芯片的一个单元。图3-19中8088CPU工作在最大模式下，SRAM芯片6264与8088CPU系统总线的连接采用全地址译码方式。2）部分地址译码方式部分地址译码就是把CPU系统总线中的部分地址信号线与存储器芯片的地址线相连接，参与存储器地址的译码，部分地址译码会出现地址重叠问题，但同时简化了硬件电路的连接和译码电路设计。在对存储器的容量要求不高的微型计算机软硬件开发环境中，建议使用部分地址译码方式。部分地址译码的例子如图3-20所示。上一页返回下一页3.2 读写存储器（3）译码电路

EPROM2764芯片与8088CPU系统总线连接如图3-12所示。采用全地址译码方式，其地址范围在0F0000H~0F1FFFH之间。图中8088CPU工作在最大模式之下，其中RESET为CPU的复位信号，高电平时有效；MEMR为存储器读控制信号，当CPU读存储器时有效（低电平）。图中译码电路采用74LS138译码器芯片，可以分析出来，地址总线高位地址线（A19~A13）只有在全为高电平时，与非门的输出和74LS138配合，才使EPROM2764的芯片选择信号有效。允许8088CPU经过系统总线读出EMPROM2764中的程序或数据信息。上一页返回3.3 存储器管理3.3.1 IBMPC/XT中的存储空间分配

IBMPC/XT计算机中的CPU为8088，8088能够寻址1MB的内存空间。通常把这1MB空间分为三个区，即RAM区、保留区和ROM区。

RAM区为前640KB空间是用户的主要工作区。保留区128KB空间用作字符/图形显示缓冲器区域。单色显示适配器使用4KB的显示缓存区，彩色字符/图形显示适配器需要16KB空间显示缓冲区。对于高分辨率的显示适配器而言，则需要更大容量的缓冲区。存储空间的最后

256KB为ROM区的前192KB存放系统的控制ROM，包括高分辨率显示适配器的控制ROM及硬盘驱动器的控制ROM。若用户要安装固化在ROM中的程序，则可使用192KBROM区中尚未使用的区域；最后的64KB存储器是基本系统ROM区。一般最后40KB是基本ROM，其中的8KB为基本输入输出系统BIOS，32KB为ROMBASIC。存储空间的分配如表3-6所示。返回下一页3.3 存储器管理3.3.2 扩展存储器及其管理

80286、80386、80486等CPU组成的微型计算机大多配置了4～16MB的内存，Pentium以上的PC机则配置了32MB～64MB甚至更多的内存。本节将扼要介绍这些内存空间的管理及使用方法。1．寻址范围不同CPU因地址线数目的不同，其寻址范围也不同，如表3-7所示。上一页返回下一页3.3 存储器管理2．存储器管理（1）存储器管理机制计算机中的物理存储器，每一个单元占用唯一的一个物理地址。在80386CPU的指令系统中，物理地址由两个地址段基址和偏移地址共同组成。这两个地址由地址转换机制把程序地址转换或映射为物理存储器地址。这种办法同样支持虚拟地址的概念。广泛使用的存储器管理机制是分段和分页管理，它们都是使用驻留在存储器中的各种表格，规定各自的转换函数。这些表格只允许操作系统进行访问，而应用程序不能对其修改。这样操作系统为每一个任务维护一套各自不同的转换表格，其结果是每一任务有不同的虚拟地址空间，并使各任务彼此隔离开来，以便完成多任务分时操作。

上一页返回下一页3.3 存储器管理

80386使用的段机制把包含两个部分的虚拟地址空间转换为一个中间地址空间的地址，这一中间地址空间称为线性地址空间，其地址称为线性地址。然后再用分页机制把线性地址转换为物理地址，如图3-21所示。虚拟地址空间是二维的，所包含的段数最大可到16K个，每个段最大可到4GB，从而构成64000GB容量的庞大虚拟地址空间。线性地址空间和物理地址空间都是一维的，其容量为232=4GB。事实上，分页机制被禁止使用时，线性地址就是物理地址。

80386以后的微处理器均支持三种工作方式，即实地址方式、虚地址保护方式和V86方式。80286只有实地址方式和虚地址保护方式两种工作方式。8086/8088仅工作在实地址方式。上一页返回下一页3.3 存储器管理(1)虚拟存储器概念虚拟存储技术建立在主存和大容量辅存物理结构基础之上，由附加硬件装置及操作系统内的存储管理软件组成的一种存储体系，它将主存和辅存（硬盘）的地址空间统一编址，提供比实际物理内存大得多的存储空间。在程序运行时，存储器管理软件只是把虚拟地址空间的一小部分映射到主存储器，其余部分则仍存储在磁盘上。当用户访问存储器的范围发生变化时，处于后台的存储器管理软件再把用户所需要的内容从磁盘调入内存，用户感觉起来就好像在访问一个非常大的线性地址空间。这样一种机制使编程人员在写程序时，不用考虑计算机的实际内存容量，可以写出所需使用的存储器比实际配置的物理存储器大很多的程序。虚拟存储器圆满地解决了计算机存储系统对存储容量、单位成本和存取速度的苛刻要求，取得了三者间的平衡。在虚拟存储系统中，基本信息传送单位可采用段、页或段页等几种不同的方式。上一页返回下一页3.3 存储器管理(2) 保护方式保护含义有二，一是每一个任务分配不同的虚地址空间，使任务之间完全隔离，实现任务间的保护；二是任务内的保护机制，保护操作系统存储段及其专用处理寄存器不被用户应用程序所破坏。(3)分段机制分段机制是存储器管理机制的第一部分。80386的分段模式，使用两个部分的虚拟地址，即段部分和偏移量部分。段部分由CS、DS、SS、ES、GS、FS共6个段寄存器构成。80386为地址偏移部分提供了灵活的机制。使用存储器操作时，每条指令规定了计算偏移量的方式。上一页返回下一页3.3 存储器管理④分页机制分页机制是存储器管理机制的第二部分。分页机制的特点是所管理的存储器块具有固定的大小，它把线性地址空间中的任何一页映射到物理空间中的一页。分页转换函数由称为页表的存储器常驻表来描述。⑤虚拟8086方式这是80386、80486和Pentium的一种新的工作方式，该方式支持存储管理，保护及事务环境中执行8086程序。它创建了一个在虚拟8086方式下执行8086程序的任务的环境，使操作系统能够运行DOS下的程序。上一页返回下一页3.3 存储器管理（2）实地址方式实地址方式是80286～Pentium最基本的工作方式，与8086／8088工作方式基本相同，寻址范围只能在1MB范围内，故不能管理和使用扩展存储器。复位时，启动地址为FFFF0H，此地址通常安排一个跳转指令，转至上电自检和自举程序。另外，地址为0～003FFH的内存区域保留为中断向量区。可以认为实地址方式只使用低20位地址线，寻址1MB内存空间，与8086/8088工作情况是一致的。80386以上的指令系统中除了9条保护方式指令外，其余均可在实地址方式下运行。显然在实地址方式下，8086系统对存储器是按分段的方法进行管理的。上一页返回下一页3.3 存储器管理（3）虚地址保护方式虚地址保护方式即上面所讲的虚拟存储器管理机制。在这种方式下，虚拟存储器地址是一种概念性的逻辑地址，并非实际物理地址。虚拟存储系统是在存储体系层次结构基础上，通过存储器管理部件MMU，进行虚拟地址和实地址自动变换而实现的，变换过程对每个编程者完全透明。

80386以上的CPU的存储器管理功能大致相同：采用分段分页管理方式，分段尺寸可达4GB，采用高速缓冲存储器和转换后备缓冲器加速地址变换；支持保护功能，实现任务间和特权级的数据和代码保护。上一页返回3.4 内部存储器技术发展1．扩展数据输出动态随机访问存贮器EDODRAMEDORAM（ExtendedDataOutputRAM）是一种在通常DRAM中加入一块静态RAM（SRAM）而生成的动态存储器（DRAM）。因为静态RAM的访问速度要快于DRAM，所以这会加快访问内存的速度。EDORAM有时作为二级缓存和ESDRAM（带缓存的RAM）一起使用。装入EDORAM中SRAM部分中的数据可以被处理器以15ns的速度访问。如果数据不在SRAM，需要35ns时间从DRAM中获得。EDORAM是一种随机访问存储器（RAM）芯片，它供快速处理器，如Pentium进行快速地内存访问。EDORAM原先是为66MHzPentium处理器优化设计的，对于新一代速度更快的计算机，使用不同类型的同步动态RAM（SDRAM）是更为合适的。返回下一页3.4 内部存储器技术发展2．同步动态随机访问存贮器SDRAM

同步动态随机存储器SDRAM是SynchronousDynamicRandomAccessMemory的缩写。SDRAM内部存储体的单元存储电路仍然是标准的DRAM存储体结构，只是在工艺上进行了改进，如功耗更低、集成度更高等。与传统的DRAM相比，SDRAM在存储体的组织方式和对外操作上则表现出较大差别，特别是在对外操作上能够与系统时钟同步操作。上一页返回下一页3.4 内部存储器技术发展处理器访问SDRAM时，SDRAM的所有输入或输出信号均在系统时钟CLK的上升沿被存储器内部电路锁定或输出，也就是说SDRAM的地址信号、数据信号以及控制信号都是CLK的上升沿采样或驱动的。这样做的目的是为了使SDRAM的操作在系统时钟CLK的控制下，与系统的高速操作严格同步进行，从而避免因读写存储器产生的“盲目”等待状态，以此来提高存储器的访问速度。在传统的DRAM中，处理器向存储器输出地址和控制信号，说明DRAM中某一指定位置的数据应该读出或应该将数据写入某一指定位置，经过一段访问延时之后，才可以进行数据的读取或写入。在这段访问延时期间，DRAM进行内部各种动作，如行列选择、地址译码、数据读出或写入、数据放大等，外部引发访问操作的主控器则必须简单地等待这段延时，因此，降低了系统的性能。上一页返回下一页3.4 内部存储器技术发展然而，在对SDRAM进行访问时，存储器的各项动作均在系统时钟的控制下完成，处理器或其它主控器执行指令通过地址总线向SDRAM输出地址编码信息，SDRAM中的地址锁存器锁存地址，经过几个时钟周期之后，SDRAM便进行响应。在SDRAM进行响应（如行列选择、地址译码、数据读出或写入、数据放大）期间，因对SDRAM操作的时序进行确定（如突发周期），处理器或其它主控器能够安全地处理其它任务，而无需简单地等待，因此，提高了整个计算机系统的性能，简化了使用SDRAM进行存储器系统的应用设计。上一页返回下一页3.4 内部存储器技术发展3．突发存取的高速动态随机存贮器RambusDRAM

RambusDRAM简称为RDRAM，是继SDRAM之后的新型高速动态随机存储器。RDRAM与以前的DRAM不同的是，RDRAM在内部结构上进行了重新设计，并采用了新的信号接口技术，因此，RDRAM的对外接口也不同于以前的DRAM，它们由RAMBUS公司首次提出，后被计算机界广泛接受与生产，主要应用于计算机存储器系统、图形、视频和其它需要高带宽、低延迟的应用场合。现在，INTEL公司推出的820/840芯片组均支持RDRAM应用。目前，RDRAM的容量一般为64Mb/72Mb或128Mb/144Mb，组织结构为4M或8M×16位或4M或8M×18位，具有极高的速度，使用Rambus

信号标准（RSL）技术，允许在传统的系统和板级设计技术基础上进行600MHz或800MHz的数据传输，RDRAM能够在1.25ns内传输两次数据。上一页返回下一页3.4 内部存储器技术发展从RDRAM结构上看，它允许多个设备同时以高速带宽随机寻址存储器，传输数据时，数据总线对行、列进行单独控制，使总线的使用效率提高95％以上，RDRAM中的多组（可分成16、32或64组）结构支持最多4组的同时传输。通过对系统的合理设计，可以设计出灵活的、适应于高速传输的、大容量的存储器系统，对于18位的内部结构，还支持高带宽的纠错处理。由RDRAM构成的系统存储器已经开始应用于现代微机之中，并成为服务器及其它高性能计算机的主流存储器系统。上一页返回3.5 外部存储器3.5.1 硬盘及硬盘驱动器硬盘的存储容量大，存取速度相对软盘较高，是目前微机系统配置中必不可少的外存储器。1．硬盘的基本结构微机系统中配置的硬盘均为固定盘片结构，由封装在铸铝腔体中的磁头、磁盘组件与控制电路组件组成。这种结构的硬盘又称为温彻斯特磁盘，简称温盘。2．硬盘的工作原理硬盘是一种磁表面存储器，是在非磁性材料或玻璃基片表面形成薄型磁性涂层，通过磁层的磁化方向来存储数据。目前采用高密度、高剩磁、高矫顽力的金属薄膜工艺制造。返回下一页3.5 外部存储器3．硬盘上信息的存储格式磁盘划分为记录面、柱面和扇区。硬盘由多盘片组成，盘片两面记录数据。磁盘上数据由磁头读出，磁盘的面数与磁头数量一致。一般用磁头号来代替记录面号。磁盘面上一系列同心圆称为磁道。每个盘片面通常有几十到几百个磁道，每个磁道又分为若干个扇区。磁道从外向内依次编址，最外同心圆叫0磁道，最里面的同心圆叫n磁道。所有记录面上同一编号的磁道构成柱面，柱面数等同于每盘面上的磁道数。磁道被划分为若干个扇区。扇区可以连续编号，也可以间隔编号。磁盘记录面经这样编址后，就可用n磁道m扇区的磁盘地址找到实际磁盘上与之相对应的记录区。磁头号用以说明本次处理是在哪一个记录面上。对活动头磁盘组来说，磁盘地址是由磁头号、磁道号和扇区号三部分组成。上一页返回下一页3.5 外部存储器信息在磁道上按扇区存放，每个扇区中定量存放数据（一般为512个字节），各个扇区存放的字节数相同。因为磁道是一个闭合的同心圆，为进行读／写操作，就必须定出磁道的起始位置，这个起始位置称为索引。索引标志在传感器检索下产生脉冲信号，通过磁盘控制器处理，便可定出磁道起始位置。磁盘存储器的每个扇区记录定长数据，读／写操作是以扇区为单位逐位串行读出或写入。每一个扇区记录一个记录块。数据在磁盘上的记录格式如图3-22所示。上一页返回下一页3.5 外部存储器4．硬盘和主机的数据传送方式 硬盘和主机的数据传送方式主要有PIO（ProgrammedI/O）模式和DMA（DirectMemoryAccess）模式两种。早期硬盘与主机之间以PIO模式进行数据传送。PIO模式通过CPU执行程序，用I/O指令完成数据传送。由于完全用软件来控制，所以灵活性非常好。其缺点是数据传送速度不高，PIO模式的传输速率为8Mbps～16Mbps。由于硬盘容量的增大和读写速度的提高，要求硬盘接口有更高的传输率，DMA应运而出。它的传输速率为33.3MB/s，是PIO模式的2倍。它使用突发模式在硬盘与内存之间直接进行数据传输。此外，它采用总线主控方式，由DMA控制器控制硬盘读写，因此节省了CPU资源。DMA模式在数据传送过程中不通过CPU而直接在外设与内存之间完成数据传送。上一页返回下一页3.5 外部存储器5．硬盘与主机的接口标准最常用的硬盘接口标准有ATA（也称IDE或EIDE）和SCSI两种，它们定义了外存储器（如硬盘、光盘等）和主机的物理接口。

EIDE接口用于普通微机中，多数主板内置有一个或两个EIDE接口，用户只需将硬盘数据线插到EIDE接口即可。每个EIDE接口可支持连接在同一数据线上的两台设备，一个主设备和一个从设备。