《数字电子技术》全册配套课件

《数字电子技术》全册配套课件2024/9/42024/9/4数字电子技术

DigitalElectronicsTechnology2024/9/4一、教材与参考书教材：数字电子技术基础（第五版），阎石，高等教育出版社，2006

参考书：

电子技术基础（数字部分第四版），康华光，高等教育出版社，2000

前言Introduction2024/9/43教学安排

总学时：72学时（实验18学时）

学分：3.5学分

期末总评：考试：70％平时成绩：30％

地点：光电工程学院1217房间时间：每周五下午2：30----5：00

其他非上课时间(提前手机信息联系）答疑2024/9/4信息时代，数字电路的应用体现在各个方面：通信，计算机，消费类电子，互联网，仪器等；学好数字电路是许多其他相关课程的基础：光电子技术、光辐射与探测器、光存储原理与应用、光电显示、集成光电子学机器视觉、自动控制原理、传感技术、微型计算机原理与应用、测控仪器设计、光电检测技术、计算机图像处理、精密检测技术 电子信息类的许多专业研究生入学考试课程；走上工作岗位后，必备的专业基础知识之一。本课程的重要性2024/9/4

内容简介数字电子技术基础知识：数制和码制、逻辑代数基础（卡诺图）门电路：二极管门电路、CMOS门电路、TTL门电路组合逻辑：分析与设计、组合逻辑器件、竞争-冒险时序逻辑：触发器、分析与设计、时序逻辑器件波形产生与整形：施密特触发器、单稳态触发器、多谐振荡器、555定时器半导体存储器：ROM、RAM可编程逻辑器件：PAL、GAL、EPLD、CPLD、FPGAD/A、A/D转换2024/9/4逻辑代数基础－－设计、分析数字电路的工具集成逻辑门－－数字电路的工作原理组合逻辑电路－－基本数字电路之一时序逻辑电路－－基本数字电路之二半导体存储器－－数字信息的存储可编程逻辑器件－－数字电路设计的重要器件A/D、D/A转换电路－－数字、模拟电路的纽带课程结构2024/9/4

强调基本概念的掌握；课程中的数字电路分析和设计不难，但要掌握方法；习题非常重要；学会看书；强调课堂听讲；学习方法提示2024/9/4模拟电路与数字电路1.模拟量和模拟信号tv(t)0模拟量：在一定范围内取值连续的物理量，如：温度、压力、距离和时间等。模拟信号：表示模拟量的电信号。2024/9/4

模拟电路与数字电路tv(t)001011001Ts2.数字量和数字信号数字量：在时间上和数量上都是离散的物理量，如：自动生产线上的零件记录量，台阶的阶数。

数字信号：表示数字量的电信号。思考题：离散信号一定是数字信号吗？2024/9/4

数字量例：计算机处理的数字图像

黑(0)～白(256)2024/9/4什么是数字电路

处理数字信号的电路2024/9/43.模/数转换Analog

signalA/D0.2VRef.Voltage+5Vtvs(t)采样vq(t)t量化v(t)t0.2模拟信号00001010编码模拟电路与数字电路2024/9/4

模拟电路与数字电路4.模拟电路和数字电路的比较（1）晶体管工作状态数字电路：开关状态。模拟电路：放大状态。

vGSiDO可变电阻区恒流区夹断区2024/9/4模拟电路与数字电路（2）特点模拟电路：可以精确地表示物理量和逼近真实世界。

数字电路（1）数字电路的基本工作信号是用1和0表示的二进制的数字信号，反映在电路上就是高电平和低电平。（2）通用性强。结构简单、设计技术成熟、容易制造，便于集成及系列化生产，价格便宜。（3）具有“逻辑思维”能力。数字电路能对输入的数字信号进行各种算术运算和逻辑运算、逻辑判断，故又称为数字逻辑电路。（4）可存储、可编程、可再现结果。（5）抗干扰性强，便于和计算机连接。2024/9/41）按电路结构分类

组合逻辑电路(实时逻辑电路）：电路的输出信号只与当时的输入信号有关，而与电路原来的状态无关。

时序逻辑电路（记忆逻辑电路）：电路的输出信号不仅与当时的输入信号有关，而且还与电路原来的状态有关。数字电路的分类2024/9/4集成度：每块集成电路芯片中包含的元器件数目小规模集成电路(SmallScaleIC，SSI)中规模集成电路(MediumScaleIC，MSI)大规模集成电路(LargeScaleIC，LSI)超大规模集成电路(VeryLargeScaleIC，VLSI)特大规模集成电路(UltraLargeScaleIC，ULSI)巨大规模集成电路(GiganticScaleIC，GSI）

按集成电路规模分类2024/9/4越来越大的设计越来越短的推向市场的时间越来越低的价格大量使用计算机辅助设计工具多层次的设计表述当前数字电路设计的趋势2024/9/4END2024/9/41.1概述1.数制定义：多位数码中每一位的构成方法以及从低位到高位的进位规则。数字信号往往是以二进制数码给出的。当数码表示数值时，可以进行算术运算（加、减、乘、除）。常见的数制有十进制、二进制、十六进制等。2.码制数码还可以表示不同的事物或状态，此时，称这些数码为代码。定义：编制代码遵循一定的规则。2024/9/41.2几种常用的数制2.十进制（Decimal）由0、1…9十个数码组成，进位规则:逢十进一，借一当十；计数基数为10，按权展开式：加权和基数r

2第i位系数ki权重ri1.进位计数制

例：542.6=5·102+4·101+2·100+6·10-12024/9/41.2几种常用的数制3.二进制（Binary）由0、1两个数码组成，进位规则是逢二进一，借一当二，计数基数为2，按权展开式：

例：4.八进制（Octal）由0、1…7八个数码组成，进位规则是逢八进一，计数基数为8，按权展开式：2024/9/41.2几种常用的数制5.十六进制（Hexadecimal）由0、1…9、A、B、C、D、E、F十六个数码组成，进位规则是逢十六进一，计数基数为16，按权展开式：

例：

例：2024/9/4十进制二进制八进制十六进制00000001000111200102230011334010044501015560110667011177810001089100111910101012A11101113B12110014C13110115D14111016E15111117F1.2几种常用的数制2024/9/41.3不同数制间的转换1.二、八、十六进制到十进制的转换

例：2024/9/41.3不同数制间的转换2.十进制到二、八、十六进制的转换十进制数为整数时

以十进制数D除以r2024/9/41.3不同数制间的转换

则其商整数部分为Q，而其余数为第1位系数k0；按照同样方法，以其商Q除以r得到第2位系数k1；如此重复进行，直至其商小于基数r为止，得到所转换进制的所有系数。179822(382(680(217910=2638

1791611(3160(B17910=B316

179289(1244(1222(0211(025(122(112(002(1(LSB)(MSB)17910=101100112

2024/9/4例：将(117)10转换为

二进制、八进制、十六进制数1.3不同数制间的转换(117)10=（1110101）2=（165）8=（75）162024/9/41.3不同数制间的转换十进制数为小数时

以十进制数D乘以r

则其整数部分为小数点后的第1位系数k-1，按照同样方法，以乘积的小数部分P乘以r得到小数的第2位系数k-2；如此重复进行，直至其小数部分为0或达到规定的转换精度为止，得到所转换进制的各位系数。2024/9/41.3不同数制间的转换0.726

20)0.904

21)0.452

21)0.808

20.72610

0.1011102

例：将(0.726)10转换为二进制和八进制数（保留6位有效数字）。1)0.616

21)0.232

20)0.4640.726

86)0.464

85)0.808

83)0.712

80.72610

0.56355485)0.696

85)0.568

84)0.5442024/9/4例：（188.875）10转换为二、八、十六进制数1.3不同数制间的转换解：（188.875）10

=(10111100.111)2

=(274.7)8

=(BC.E)162024/9/41.3不同数制间的转换3.A516=11.101001013.二进制到八、十六进制的转换1000110011102=4.八、十六进制到二进制的转换5.678=101.1101111000110011102=10.10110012=010.1011001002=2.544810.10110012=0010.101100102=2.B2161000110011102=431681000110011102=8CE162024/9/41.3不同数制间的转换十进制二进制八进制十六进制00000001000111200102230011334010044501015560110667011177810001089100111910101012A11101113B12110014C13110115D14111016E15111117F2024/9/41.4二进制算术运算1.加法运算二进制加法运算法则（3条）：①0＋0＝0②0＋1＝1＋0＝1③1＋1＝10（逢二进一）例：求(1011011)2＋(1010.11)2＝?

1011011

＋)

1010.11

1100101.11则(1011011)2＋(1010.11)2＝(1100101.11)22024/9/41.4二进制算术运算2.减法运算二进制减法运算法则（3条）：①

0－0＝1－1＝0②0－1＝1（借一当二）③1－0＝1

例：求(1010110)2－(1101.11)2＝?

1010110

－)

1101.11

1001000.01则(1010110)2－(1101.11)2＝(1001000.01)22024/9/41.4二进制算术运算3.乘法运算二进制乘法运算法则（3条）：①

0×0＝0②

0×1＝1×0＝0③1×1＝1

例：求(1011.01)2×(101)2＝?

1011.01

×)

101

101101

000000

＋)101101

111000.01则(1011.01)2×(101)2＝(111000.01)2

可见，二进制乘法运算可归结为“加法与移位”。2024/9/41.4二进制算术运算4.除法运算二进制除法运算法则（3条）：①

0÷0＝0②

0÷1＝0③1÷1＝1

例：求(100100.01)2÷(101)2＝? 111.01 101)100100.01

-)

101

1000

-)

101

110

-)

101

101

-)

101

0

则(100100.01)2÷(101)2＝(111.01)2

可见，二进制除法运算可归结为“减法与移位”。2024/9/41.4二进制算术运算5.反码、补码和补码运算乘/除法运算转换为加法/减法和移位运算，故加、减、乘、除运算可归结为用加、减、移位三种操作来完成。但在计算机中为了节省设备和简化运算，一般只有加法器而无减法器，这就需要将减法运算转化为加法运算，从而使得算术运算只需要加法和移位两种操作。引进补码的目的就是为了将减法运算转化为加法运算。2024/9/4二进制算术运算的特点 算术运算：

1：和十进制算数运算的规则相同

2：逢二进一

特点：加、减、乘、除全部可以用移位和相加这两种操作实现。简化了电路结构

所以数字电路中普遍采用二进制算数运算2024/9/4反码、补码和补码运算

二进制数的正、负号也是用0/1表示的。在定点运算中，最高位为符号位（0为正，1为负）如+57=（00111001）

-57=（10111001）2024/9/4二进制数的补码：最高位为符号位（0为正，1为负）正数的补码和它的原码相同负数的补码=数值位逐位求反(反码)+1

如+5=（00101）

-5=（11011）在定点运算中，通过补码将减一个数用加上该数的补码来实现2024/9/410–5=510+7－12=5（舍弃进位）

7+5=12产生进位的模

7是-5对模数12的补码2024/9/41011–0111=0100

（11-7=4）1011+1001=10100 =0100（舍弃进位）（11+9－16=4）1001+0111=241001是-0111对模24

（16）的补码2024/9/4两个补码表示的二进制数相加时的符号位讨论例：用二进制补码运算求出13＋10、13－10、－13＋10、－13－10结论：将两个加数的符号位和来自最高位数字位的进位相加，结果就是和的符号解：2024/9/41.4二进制算术运算原码在二进制数的前面增加一位符号位，0表示正，1表示负，所得到的二进制码称为原码。补码

n位（不包括符号位）二进制数N，正数（符号位为0）的补码和原码相同，负数（符号位为1）的补码等于2n-N。2024/9/41.4二进制算术运算反码

n位（不包括符号位）二进制数N，正数的反码和原码相同，负数的反码等于各位分别取反（1变为0，0变为1），符号位保持不变。由反码求二进制负数的补码二进制负数的反码+1，即得其补码，符号位保持不变。2024/9/41.4二进制算术运算由补码实现二进制的减法运算二进制数的减法运算可以通过加上减数的补码实现。所以，二进制数的加、减运算：[X1+X2]COMP=[X1]COMP+[X2]COMP十进制数（+36）

+（－38）

-2

原码

0100100+1100110

？补码

0100100+1011010

1111110[1100110

]COMP=

[1100110

]INV+1=

1011001+1

=1011010[1111110]COMP=[1111110]INV+1=1000001+1=10000102024/9/41.5几种常用的编码1.用一个四位二进制代码表示一位十进制数字的编码方法

十进制数8421码2421码余3码00000000000111000100010100200100010010130011001101104010001000111501011011100060110110010017011111011010810001110101191001111111002024/9/41.5几种常用的编码恒权码

8421码和2421码每一位的十进制数称之为这一位的权，是固定不变的，称为恒权码。

例1.(1001)8421BCD=(?)10(1001)8421BCD=1

8+04+02+11=(9)102.(1011)2421=(?)10(1011)2421=1

2+04+12+11=(5)108421码又称BCD码（BinaryCodedDecimal)2024/9/41.5几种常用的编码自补码

2421码和余3码的0-9、1-8、2-7、3-6、4-5互为反码，称为自补码。十进制数8421码2421码余3码00000000000111000100010100200100010010130011001101104010001000111501011011100060110110010017011111011010810001110101191001111111002024/9/41.5几种常用的编码2.格雷码（GrayCode）十进制数格雷码十进制数格雷码00000811001000191101200111011113001011111040110121010501111310116010114100170100151000四位格雷码的编码表2024/9/41.5几种常用的编码格雷码的特点（1）任意两个相邻数所对应的格雷码之间只有一位不同，其余位都相同。（2）为镜像码,除首位不同,后面各位互为镜像。

011位格雷码01100011000111102位格雷码2024/9/41.5几种常用的编码3位格雷码000111102位格雷码1111000111101011010000000000010110101101111011003.ASCII码（AmericanStandardCodeforInformationInterchange，美国信息交换标准代码）P15，表1.5.32024/9/4（3）字符码

字符码：专门用来处理数字、字母及各种符号的二进制代码。最常用的：美国标准信息交换码ASCII码。用7位二进制数码来表示字符。可以表示27＝128个字符。2024/9/4表1-5美国标准信息交换码（ASCII码）2024/9/4例题：

（光电工程学院2009年电子技术研究生试题）（10000111）8421BCD=()2

=()8

=()10=()162024/9/4作业P17-181.11.2—1.15的（1）、（3）2024/9/4第二章逻辑代数基础2024/9/41.逻辑与逻辑运算逻辑：事物间的因果关系。逻辑运算：逻辑状态按照指定的某种因果关系进行推理的过程。2.逻辑代数与逻辑变量逻辑代数：是描述客观事物逻辑关系的数学方法，是进行逻辑分析与综合的数学工具。因为它是英国数学家乔治·布尔(GeorgeBoole)于1849年提出的，所以又称为布尔代数。逻辑变量：逻辑代数中的变量。逻辑变量的取值范围仅为“0”和“1”，且无大小、正负之分。2.1概述2024/9/4

安理会由５个常任理事国和１０个非常任理事国组成。５个常任理事国是中国、法国、俄罗斯、英国、美国。

每个理事国都有１个投票权，程序问题要至少９票才能通过。常任理事国对实质问题都拥有否决权，只要有１票反对就不能通过。这就是“大国一致”规则，通常称为“否决”权。非常任理事国无否决权。实际上，在程序问题上，安理会常任理事国也拥有否决权。因为安理会会员国就该问题是“程序问题”还是“实质问题”产生分歧时候，就可以把该问题认定为“实质问题”，有人称其为“双重否决权”。2.1概述2024/9/42.2三种基本的逻辑运算1.与逻辑（AND）

当决定某一事件的全部条件都具备时，该事件才会发生，这样的因果关系称为与逻辑。

设定逻辑变量并状态赋值：逻辑变量：A和B，对应两个开关的状态。1－闭合，0－断开；逻辑函数：Y，对应灯的状态，1－灯亮，0－灯灭。开关A开关B灯Y断开断开灭断开闭合灭闭合断开灭闭合闭合亮串联开关电路功能表ABY000010100111与逻辑的真值表描述逻辑关系的图表称为真值表与逻辑表达式

Y=A·B（逻辑乘）ABY2024/9/42.2三种基本的逻辑运算2.或逻辑（OR）

当决定某一事件的所有条件中，只要有一个具备，该事件就会发生，这样的因果关系叫做或逻辑。开关A开关B灯Y断开断开灭断开闭合亮闭合断开亮闭合闭合亮并联开关电路功能表ABY000011101111或逻辑的真值表或逻辑表达式

Y=A+B（逻辑加）或逻辑符号ABY2024/9/42.2三种基本的逻辑运算3.非逻辑（NOT）

当某一条件具备了，事情不会发生；而此条件不具备时，事情反而发生。这种逻辑关系称为非逻辑或逻辑非。电路功能表开关A灯Y断开亮闭合灭非逻辑的真值表AY0110非逻辑表达式

Y=A=A’（逻辑非）非逻辑符号AY2024/9/42.2三种基本的逻辑运算4.复合逻辑与非真值表XYFXYF001101011110&XYFXYF001101011000XYF或非真值表XYF≥12024/9/42.2三种基本的逻辑运算异或真值表XYF001101010110XYF001101011001同或真值表BAF=1BAFF=X⊙Y=X’·Y’+X·YBAFBAF=与或非2024/9/42.3逻辑代数基本与常用公式1.基本公式（P24）序号公式序号公式规律1A0=010A+0=A01律2A1=A11A+1=101律31’=0;0’=1（公理）12(A’)’=A还原律4AA=A13A+A=A重叠律5AA’=014A+A’=1互补律6AB=BA15A+B=B+A交换律7A（BC）=（AB）C16A+（B+C）=（A+B）+C结合律8A（B+C）=AB+AC17A+（BC）=（A+B)(A+C)分配律9(AB)’=A’+B’18(A+B)’=A’B’反演律德摩根（De.Morgan）定理2024/9/42.常用公式（P25）序号公式规律19A+AB=A吸收律20A+A’B=A+B吸收律21AB+AB’=A22A（A+B）=A23AB+A’C+BC=AB+A’CAB+A’C+BCD=AB+A’C吸收律24A（AB）’=AB’；A’（AB）’=A’2.3逻辑代数基本与常用公式2024/9/4常用公式的证明需记忆2024/9/41.代入定理

在任何一个含有变量A的逻辑等式中，若以一函数式取代该等式中所有A的位置，该等式仍然成立。2.4逻辑代数的基本定理例：(A+B)’=A’·B’(A·B)’=A’+B’

(A+B+C)’=A’·(B+C)’=A’·B’·C’

(A·B·C)’=A’+(B·C)’=A’+B’+C’

分别代入：B+C→B

B·C

→B

德摩根（De.Morgan）定理也适应于多变量的情况2024/9/42.反演定理

在一个逻辑式Y中,若将其中所有的“+”变成“·”，“·”变成“+”，“0”变成“1”，“1”变成“0”，原变量变成反变量，反变量变成原变量，所得函数式即为原函数式的反逻辑式，记作：Y’。例：已知Y=AB’+(C+D’)E’，求Y’。解：

Y’=(AB’+(C+D’)E’)’=(A’+B)(C’D+E)2.4逻辑代数的基本定理2024/9/42.4逻辑代数的基本定理2.反演定理

在一个逻辑式Y中,若将其中所有的“+”变成“·”，“·”变成“+”，“0”变成“1”，“1”变成“0”，原变量变成反变量，反变量变成原变量，所得函数式即为原函数式的反逻辑式，记作：Y’。1、优先次序：“（）”>“·”>“＋”；2、不属于单个变量上的反号应保留。2024/9/4

对偶式：在一个逻辑式Y中,若将其中所有的“+”变成“·”，“·”变成“+”，“0”变成“1”，“1”变成“0”，所得函数式即为原函数式的对偶式，记作：YD。3.对偶定理

若两个函数式相等，那么它们的对偶式也相等。2.4逻辑代数的基本定理首先写出等式两边的对偶式

A+（BC）=（A+B)(A+C)例：A(B+C）和AB+AC根据乘法分配率，这两个对偶式相等，即A(B+C）=AB+AC由对偶定理可得原来的两式也相等2024/9/41.逻辑函数

输出和输入（逻辑）变量之间的函数关系。2.5逻辑函数及其表示方法Y=F（A，B，C，…）2.逻辑函数的表示方法逻辑真值表、逻辑函数式、逻辑图、波形图和卡诺图。

（1）逻辑真值表：是由输出变量取值与对应的输入变量取值所构成的表格。列写方法是：

a)找出输入、输出变量，并用相应的字母表示；

b)列出所有输入变量可能的取值，计算对应的输出值，并以表格形式列写出来。2024/9/42.5逻辑函数及其表示方法

例：三人表决电路，当输入变量A、B、C中有两个或两个以上取值为1时，输出为1；否则，输出为0。三人表决电路的真值表2024/9/42.5逻辑函数及其表示方法

（2）逻辑函数式

是将逻辑函数中输出变量与输入变量之间的逻辑关系用与、或、非等逻辑运算符号连接起来的式子，又称函数式或逻辑式。

例：三人表决电路：

（3）逻辑图是将逻辑函数中输出变量与输入变量之间的逻辑关系用与、或、非等逻辑符号表示出来的图形。例：三人表决电路逻辑图2024/9/42.5逻辑函数及其表示方法

（4）波形图（P31）（5）各种表示方法之间的转换真值表→逻辑式逻辑式→真值表逻辑式→逻辑图逻辑图→逻辑式2024/9/42.5逻辑函数及其表示方法（5）各种表示方法之间的转换

由真值表求逻辑表达式

1）把真值表中逻辑函数值为1的变量组合挑出来；

2）若输入变量为1，则写成原变量，若输入变量为0，则写成反变量；

3）把每个组合中各个变量相乘，得到一个乘积项；

4）将各乘积项相加，就得到相应的逻辑表达式。2024/9/42.5逻辑函数及其表示方法

由逻辑表达式列出真值表按照逻辑表达式，对逻辑变量的各种取值进行计算，求出相应的函数值，再把变量取值和函数值一一对应列成表格。2024/9/42.5逻辑函数及其表示方法

由逻辑函数式求逻辑电路

1）画出所有的逻辑变量；

2）用“非门”对变量中有“非”的变量取“非”；

3）用“与门”对有关变量的乘积项，实现逻辑乘；

4）用“或门”对有关的乘积项，实现逻辑加；2024/9/42.5逻辑函数及其表示方法

由逻辑图求逻辑表达式

由输入到输出逐级推导，按照每个门的符号写出每个门的逻辑函数，直到最后得到整个逻辑电路的表达式。BABY=AB+ABABA1&AB&1≥12024/9/42024/9/42024/9/42.5逻辑函数及其表示方法3.逻辑函数的两种标准形式

（1）最小项和的形式——积之和（“与—或”表达式）最小项：设m为包含n个因子的乘积项，且这n个因子以原变量形式或者反变量形式在m中出现且只出现一次，称m为n变量的一个最小项。n变量共有2n个最小项。

最小项的编号规则：把最小项m取值为1的输入变量取值看作二进制数，其对应的十进制数即为该最小项的编号，记作mi

。2024/9/4（1）最小项(举例）具备以上条件的乘积项共八个，我们称这八个乘积项为三变量A、B、C的最小项。

设A、B、C是三个逻辑变量，若由这三个逻辑变量按以下规则构成乘积项：①每个乘积项都只含三个因子，且每个变量都是它的一个因子；②每个变量都以反变量(A、B、C)或以原变量(A、B、C)的形式出现一次，且仅出现一次。AB是三变量函数的最小项吗？ABBC是三变量函数的最小项吗？2024/9/4三变量最小项真值表2024/9/4（2）最小项的性质①对于任意一个最小项，只有一组变量取值使它的值为1，而变量取其余各组值时，该最小项均为0；②任意两个不同的最小项之积恒为0；③变量全部最小项之和恒为1。2024/9/4最小项也可用“mi”

表示，下标“i”即最小项的编号。编号方法：把最小项取值为1所对应的那一组变量取值组合当成二进制数，与其相应的十进制数，就是该最小项的编号。三变量最小项的编号表2024/9/4（3）最小项表达式任何一个逻辑函数都可以表示为最小项之和的形式——标准与或表达式。而且这种形式是惟一的，就是说一个逻辑函数只有一种最小项表达式。例1-7将Y=AB+BC展开成最小项表达式。解：或：2024/9/42.5逻辑函数及其表示方法将函数式化成最小项和的形式的方法为：该函数式中的每个乘积项缺哪个因子，就乘以该因子加上其反变量，展开即可。2024/9/42.5逻辑函数及其表示方法例：将函数式化成最小项和的形式。解：

2024/9/42.5逻辑函数及其表示方法

（2）最大项积的形式——和之积（“或—与”表达式）最大项：设M为包含n个因子的和，且这n个因子以原变量形式或者反变量形式在M中出现且只出现一次，称M为n个变量的一个最大项。n个变量共有2n个最大项。

最大项的编号规则：把最大项M值为0的输入变量取值看作二进制数，其对应的十进制数即为该最大项的编号，记作Mi

。2024/9/42.5逻辑函数及其表示方法三变量的最大项编号表2024/9/42.5逻辑函数及其表示方法最大项的性质：

a)对应任意一组输入变量取值，有且只有一个最大项值为0；

b)任意两个最大项之和为1；

c)全体最大项之积为0；

d)只有一个变量不同的两个最大项相乘，可合并为一项，并消去一个不同因子。将函数式化成最大项积的形式的方法为：首先化成最小项和的形式，然后直接写成除了这些最小项编号以外的最大项积的形式。2024/9/42.5逻辑函数及其表示方法例：将函数式化成最大项积的形式。解：利用基本公式A+BC=(A+B)(A+C)2024/9/42.5逻辑函数及其表示方法4.逻辑函数形式的变换

其他表达式与非-与非式：CABAF=或-与非式：或非-或式：与或式：2024/9/4复习逻辑代数有哪三种基本运算？分别对应的开关电路图？真值表？逻辑表达式？逻辑图？Y=A⊕B实现怎样的逻辑功能？什么是逻辑函数？有哪些表示方法？基本公式有几个？常用公式有几个？三个基本定理分别是什么？2024/9/4在任何一个逻辑等式（如F＝W）中，如果将等式两端的某个变量（如B）都以一个逻辑函数（如Y=BC）代入，则等式仍然成立。这个规则就叫代入规则。运算规则(复习）

（1）代入规则推广利用代入规则可以扩大公式的应用范围。理论依据：任何一个逻辑函数也和任何一个逻辑变量一样，只有逻辑0和逻辑1两种取值。因此，可将逻辑函数作为一个逻辑变量对待。2024/9/4

（2）反演规则运用反演规则时，要注意运算的优先顺序（先括号、再相与，最后或），必要时可加或减扩号。对任何一个逻辑表达式Y作反演变换，可得Y的反函数Y。这个规则叫做反演规则。反演变换：“﹒”→“﹢”“﹢”→“﹒”“0”→“1”“1”→“0”，原变量→反变量反变量→原变量2024/9/4对任何一个逻辑表达式Y作对偶变换，可得Y的对偶式YD。

（3）对偶规则

运用对偶规则时，同样应注意运算的优先顺序，必要时可加或减扩号。对偶变换：“﹒”→“﹢”“﹢”→“﹒”“0”

→

“1”“1”

→“0”2024/9/4利用对偶定理，可以使要证明和记忆的公式数目减少一半。互为对偶式对偶定理：若等式Y=W成立，则等式YD=WD也成立。2024/9/4（1）化简的意义

例：用非门和与非门实现逻辑函数

解：直接将表达式变换成与非－与非式：

可见，实现该函数需要用两个非门、四个两输入端与非门、一个五输入端与非门。电路较复杂。×2×4×1两次求反反演律2.6逻辑函数的化简方法2024/9/4若将该函数化简并作变换：

可见，实现该函数需要用两个非门和一个两输入端与非门即可。电路很简单。×2×12024/9/4（2）逻辑函数的多种表达式形式与-或表达式与非-与非表达式或-与非表达式或非-或表达式两次求反并用反演律反演律反演律2024/9/4由以上分析可知，逻辑函数有很多种表达式形式，但形式最简洁的是与或表达式，因而也是最常用的。（3）逻辑函数的最简标准由于与或表达式最常用，因此只讨论最简与或表达式的最简标准。最简与或表达式为：

①与项（乘积项）的个数最少；②每个与项中的变量最少。2024/9/42.6逻辑函数的化简方法2.公式化简法1.最简与或表达式

表达式中的乘积项最少；乘积项中含的变量少。

并项：利用AB+AB’=A将两项并为一项，且消去一个变量B。

吸收：利用A+AB=A消去多余的项AB。

消项：利用AB+A’C+BC=AB+A’C、AB+A’C+BCD=AB+A’C消去多余项BC或BCD。

消元：利用A+A’B=A+B消去多余变量A’。

配项：利用A+A=A或A+A’=1进行配项。2024/9/42.6逻辑函数的化简方法并项：利用AB+AB’=A将两项并为一项，消去变量B。吸收：利用A+AB=A消去多余的项AB。2024/9/42.6逻辑函数的化简方法消项：利用AB+A’C+BC=AB+A’C、AB+A’C+BCD=AB+A’C消去多余项BC或BCD。消元：利用A+A’B=A+B消去多余变量A’。2024/9/42.6逻辑函数的化简方法配项：利用A+A=A或A+A’=1进行配项。2024/9/4

公式化简法评价：特点：目前尚无一套完整的方法，能否以最快的速度进行化简，与我们的经验和对公式掌握及运用的熟练程度有关。优点：变量个数不受限制。缺点：结果是否最简有时不易判断。

下面将介绍与公式化简法优缺点正好互补的卡诺图化简法。当变量个数超过5时人工进行卡诺图化简较困难，但它是一套完整的方法，只要按照相应的方法就能以最快的速度得到最简结果。2.6逻辑函数的化简方法2024/9/4

卡诺图是把最小项按照一定规则排列而构成的方框图。构成卡诺图的原则是：

①N变量的卡诺图有2N个小方块（最小项）；

②最小项排列规则：几何相邻的必须逻辑相邻。

逻辑相邻：两个最小项,只有一个变量的形式不同,其余的都相同。逻辑相邻的最小项可以合并。

几何相邻的含义：一是相邻——紧挨的；二是相对——任一行或一列的两头；三是相重——对折起来后位置相重。

（1）卡诺图及其构成原则

2.6逻辑函数的化简方法2024/9/42.6逻辑函数的化简方法

逻辑函数的卡诺图化表示法3.卡诺图化简法

用各小方块表示n变量的全部最小项，并使具有逻辑相邻性的最小项在几何位置上也相邻地排列起来，所得图形称为n变量最小项的卡诺图。二变量卡诺图三变量卡诺图

2024/9/42.6逻辑函数的化简方法五变量卡诺图四变量卡诺图函数式转换成卡诺图：首先将该函数式化成最小项和的形式；然后将该函数式中包含的最小项在卡诺图相应位置处填1，其余位置处填0。

逻辑函数式和卡诺图之间的相互转换2024/9/42.6逻辑函数的化简方法2024/9/42.6逻辑函数的化简方法卡诺图化简圈“1”的原则：yz1111x00011110011111yzx000111100111

每次所圈最小项（卡诺图中的1）个数尽量多，但所圈1的的个数应为2i个；11111111yzwx00011110000111102024/9/42.6逻辑函数的化简方法

每个圈至少包括一个没有被圈过的1；11111111yzwx0001111000011110

所有1至少被圈过一次。1111yzx00011110011111111111yzwx00011110000111102024/9/42.6逻辑函数的化简方法合并最小项规则：

在所圈的最小项中，变量取值全是0的，在表达式中以反变量的形式出现；变量取值全是1的，在表达式中以原变量的形式出现；变量取值既有0也有1的，在表达式中不出现。

所圈的2i个相邻的最小项，可以消去i个变量取值既有0也有1的变量。例：化简下列逻辑函数。(1)F=∑x,y,z(1,2,5,7)1111yzx00011110012024/9/42.6逻辑函数的化简方法1111yzx000111100112024/9/4复习卡诺图化简法的特点？步骤？什么叫逻辑相邻？正确圈组的原则？2024/9/42.6逻辑函数的化简方法无关项：约束项和任意项统称为无关项。约束：指具体的逻辑问题对输入变量取值所加的限制。约束项：不允许出现的输入变量取值所对应的最小项。约束条件：可以用全部约束项之和等于0表示。任意项：是指在某些输入变量取值下，函数值是0还是1都不影响电路的逻辑功能，这些输入变量取值所对应的最小项称为任意项。

具有无关项的逻辑函数的卡诺图化简2024/9/4

具有无关项的逻辑函数及其化简①无关项的概念对应于输入变量的某些取值下，输出函数的值可以是任意的(随意项、任意项)，或者这些输入变量的取值根本不会（也不允许）出现(约束项)，通常把这些输入变量取值所对应的最小项称为无关项或任意项，在卡诺图中用符号“×”表示，在标准与或表达式中用∑d（）表示。例：当8421BCD码作为输入变量时，禁止码1010～1111这六种状态所对应的最小项就是无关项。2024/9/4②具有无关项的逻辑函数及其化简因为无关项的值可以根据需要取0或取1，所以在用卡诺图化简逻辑函数时，充分利用无关项，可以使逻辑函数进一步得到简化。2024/9/4A（红）B（黄）C（绿）F000000100101X11x10011X1x11Xx111x例：十字路口的交通灯，A，B，C分别表示红、黄、绿灯的状态（灯亮为1，灯灭为0）；用F表示停车与否（停车为1，通行为0），F为A、B、C的逻辑函数。逻辑函数：约束条件：2024/9/4例1-12设ABCD是十进制数X的二进制编码，当X≥5时输出Y为1，求Y的最简与或表达式。表1-20例1-12的真值表XABCDY00

000010

001020

010030

011040

100050

101160

110170

111181

000191

0011/1010×/1011×/1100×/1101×/1110×/1111×解：列真值表，见表1-20所示。画卡诺图并化简。2024/9/4图1-20例1-12的卡诺图充分利用无关项化简后得到的结果要简单得多。注意：当圈组后，圈内的无关项已自动取值为1，而圈外无关项自动取值为0。利用无关项化简结果为：Y＝A＋BD＋BC2024/9/4例1-13化简逻辑函数Y(A,B,C,D)=∑m(1,2,5,6,9)+d(10,11,12,13,14,15)式中d表示无关项。图1-21例1-13的卡诺图解：画函数的卡诺图并化简。结果为：Y＝CD＋CD

2024/9/42.6逻辑函数的化简方法例：试用卡诺图法化简具有无关项的逻辑函数：2024/9/42.6逻辑函数的化简方法例：试用卡诺图法化简具有无关项的逻辑函数：yzd1d00011110dddd1111wx000111102024/9/4本章小结

数字电路的输入变量和输出变量之间的关系可以用逻辑代数来描述，最基本的逻辑运算是与运算、或运算和非运算。2024/9/4逻辑函数有四种最常用表示方法：真值表、逻辑表达式、逻辑图和卡诺图。这四种方法之间可以互相转换。真值表和卡诺图是逻辑函数的最小项表示法，它们具有惟一性。而逻辑表达式和逻辑图都不是惟一的。使用这些方法时，应当根据具体情况选择最适合的一种方法表示所研究的逻辑函数。2024/9/4

本章介绍了两种逻辑函数化简法。公式化简法是利用逻辑代数的公式和规则，经过运算，对逻辑表达式进行化简。它的优点是不受变量个数的限制，但是否能够得到最简的结果，不仅需要熟练地运用公式和规则，而且需要有一定的运算技巧。卡诺图化简法是利用逻辑函数的卡诺图进行化简，其优点是方便直观，容易掌握，但变量个数较多时（五个以上），则因为图形复杂，不宜使用。在实际化简逻辑函数时，将两种化简方法结合起来使用，往往效果更佳。2024/9/4作业P58-652.1（1）、（3）、（5）；2.2（1）、（3）；2.3-2.7的（2）；2.8;2.10-2.20的（1）、（3）；2.22、2.23、2.25的（1）、（3）；2024/9/4第三章门电路2024/9/4本章学习要求1、重点掌握CMOS门和TTL门电路的外部特性2、外部特性包括两个方面：

逻辑功能和外部电气特性2024/9/4二极管及三极管的开关特性

数字电路中的晶体二极管、三极管和MOS管工作在开关状态。导通状态：相当于开关闭合截止状态：相当于开关断开。

逻辑变量←→两状态开关：在逻辑代数中逻辑变量有两种取值：0和1；电子开关有两种状态：闭合、断开。半导体二极管、三极管和MOS管，则是构成这种电子开关的基本开关元件。2024/9/4

(1)静态特性：断开时，开关两端的电压不管多大，等效电阻ROFF=无穷，电流IOFF=0。闭合时，流过其中的电流不管多大，等效电阻RON=0，电压UAK=0。

(2)动态特性：开通时间ton=0

关断时间toff=0理想开关的开关特性：2024/9/4客观世界中，没有理想开关。乒乓开关、继电器、接触器等的静态特性十分接近理想开关，但动态特性很差，无法满足数字电路一秒钟开关几百万次乃至数千万次的需要。半导体二极管、三极管和MOS管做为开关使用时，其静态特性不如机械开关，但动态特性很好。2024/9/41.门电路

是用以实现逻辑关系的电子电路，与基本逻辑关系相对应。门电路主要有：与门、或门、与非门、或非门、异或门等。3.1概述3.正负逻辑

正逻辑：用高电平代表1、低电平代表0。在数字电路中，一般采用正逻辑系统。

负逻辑：用高电平代表0、低电平代表1。2.高低电平

高电平：数字电路中较高电平代表电压数值的范围。

低电平：数字电路中较低电平代表电压数值的范围。2024/9/44.集成电路

IC（IntegratedCircuits）：将元、器件制作在同一硅片上，以实现电路的某些功能。

SSI（Small-ScaleIntegration）：

10个门电路。

MSI（Medium-ScaleIntegration）：10~100个门电路。

LSI（Large-ScaleIntegration）：1000~10000个门电路。

VLSI（VeryLarge-ScaleIntegration）：

10000个门电路。tvVHVLPositiveLogic10tvVHVLNegativeLogic103.1概述2024/9/43.2半导体二极管门电路1.半导体二极管的开关特性

用来接通或断开电路的开关器件应具有两种工作状态：一种是接通（要求其阻抗很小，相当于短路），另一种是断开（要求其阻抗很大，相当于开路）。二极管具有单向导电性：正向导通，反向截止，相当于一个受电压控制的电子开关。

二极管加正向电压时导通，伏安特性很陡、压降很小（硅管为0.7V，锗管为0.3V），可以近似看作是一个闭合的开关。二极管加反向电压时截止，反向电流很小（nA级），可以近似看作是一个断开的开关。把uD<UT=0.5V看成是硅二极管的截止条件。2024/9/43.2半导体二极管门电路2024/9/43.2半导体二极管门电路

在低速脉冲电路中，二极管开关由接通到断开，或由断开到接通所需要的转换时间通常是可以忽略的。然而在数字电路中，二极管开关经常工作在高速通断状态。由于PN结中存储电荷的存在，二极管开关状态的转换不能瞬间完成，需经历一个过程。tre=ts+tf叫做反向恢复时间。该现象说明，二极管在输入负跳变电压作用下，开始仍然是导通的，只有经过一段反向恢复时间tre之后，才能进入截止状态。由于tre的存在，限制了二极管的开关速度。2024/9/42.动态特性：若输入信号频率过高，二极管会双向导通，失去单向导电作用。因此高频应用时需考虑此参数。二极管从截止变为导通和从导通变为截止都需要一定的时间。通常后者所需的时间长得多。

反向恢复时间tre

：二极管从导通到截止所需的时间。一般为纳秒数量级（通常tre≤5ns）。2024/9/43.2半导体二极管门电路2.二极管与门3.二极管或门ABY2024/9/43.2.2二极管与门设VCC=5V加到A,B的VIH=3VVIL=0V二极管导通时VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111规定3V以上为10.7V以下为02024/9/43.2.3二极管或门加到A,B的VIH=3VVIL=0V二极管导通时VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111规定2.3V以上为10V以下为02024/9/4二极管构成的门电路的缺点电平有偏移带负载能力差只用于IC内部电路2024/9/43.3CMOS门电路MOS门电路：以MOS管作为开关元件构成的门电路。

MOS门电路，尤其是CMOS门电路具有制造工艺简单、集成度高、抗干扰能力强、功耗低、价格便宜等优点，得到了十分迅速的发展。MOS管有NMOS管和PMOS管两种。当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管(意为互补Complementary-Symmetry)。MOS管有增强型和耗尽型两种。在数字电路中，多采用增强型。ComplementaryMetalOxideSemiconductorFET2024/9/4N沟道P沟道增强型耗尽型N沟道P沟道N沟道P沟道（耗尽型）FET场效应管JFET结型MOSFET绝缘栅型(IGFET)场效应管分类：复习模电2024/9/41.4.2绝缘栅型场效应管MOSFETMetal-OxideSemiconductorFieldEffectTransistor

由金属氧化物和半导体制成。称为金属氧化物-半导体场效应管，或简称MOS场效应管。特点：输入电阻可达1010

以上。类型N沟道P沟道增强型耗尽型增强型耗尽型UGS=0时漏源间存在导电沟道称耗尽型场效应管；UGS=0时漏源间不存在导电沟道称增强型场效应管。复习模电2024/9/4一、N沟道增强型MOS场效应管

结构P型衬底N+N+BGSDSiO2源极S漏极D衬底引线B栅极G图1.4.7

N沟道增强型MOS场效应管的结构示意图SGDB复习模电2024/9/41.工作原理

绝缘栅场效应管利用UGS

来控制“感应电荷”的多少，改变由这些“感应电荷”形成的导电沟道的状况，以控制漏极电流ID。2.工作原理分析(1)UGS=0

漏源之间相当于两个背靠背的PN结，无论漏源之间加何种极性电压，总是不导电。SBD复习模电2024/9/4(2)

UDS=0，0<UGS<UGS(th)P型衬底N+N+BGSD

栅极金属层将聚集正电荷，它们排斥P型衬底靠近SiO2

一侧的空穴，形成由负离子组成的耗尽层。使UGS

耗尽层变宽。VGS---------(3)

UDS=0，UGS≥UGS(th)由于吸引了足够多P型衬底的电子，会在耗尽层和SiO2之间形成可移动的表面电荷层——---N型沟道反型层、N型导电沟道。UGS升高，N沟道变宽。因为UDS=0，所以ID=0。UGS(th)

或UT为开始形成反型层所需的UGS，称开启电压。复习模电2024/9/4(4)

UDS对导电沟道的影响(UGS>UT)导电沟道呈现一个楔形。漏极形成电流ID

。b.UDS=UGS–UT，

UGD=UT靠近漏极沟道达到临界开启程度，出现预夹断。c.UDS>UGS–UT，

UGD<UT一方面、UDS增大时、夹断区变宽，沟道电阻变大；另一方面、DS两端电压增大。这样，电流ID可以基本不变a.UDS<UGS–UT，即UGD=UGS–UDS>UTP型衬底N+N+BGSDVGGVDDP型衬底N+N+BGSDVGGVDDP型衬底N+N+BGSDVGSVDD夹断区复习模电2024/9/4DP型衬底N+N+BGSVGSVDDP型衬底N+N+BGSDVGSVDDP型衬底N+N+BGSDVGSVDD夹断区图1.4.9

UDS

对导电沟道的影响(a)

UGD>UT(b)

UGD=UT(c)

UGD<UT在UDS>UGS–UT时，对应于不同的uGS就有一个确定的iD

。此时，可以把iD近似看成是uGS控制的电流源。复习模电2024/9/43.特性曲线与电流方程(a)转移特性(b)输出特性UGS<UT，iD=0；

UGS

≥

UT，形成导电沟道，随着UGS的增加，ID

逐渐增大。(当UGS>UT

时)三个区：可变电阻区、恒流区(或饱和区)、夹断区。UT2UTIDOuGS/ViD/mAO图1.4.10(a)图1.4.10(b)iD/mAuDS