微机原理与接口技术（第3版）课件 第12章 高性能微处理器及其新技术

微机原理与接口技术第12章高性能微处理器及其新技术目录12.132、64位及国产微处理器12.2高性能微处理器新技术12.3高性能微处理器未来发展趋势12.4本章学习指导380X86芯片发展32、64位及国产微处理器

美国Intel公司是目前世界上最有影响的微处理器生产厂家，也是世界上第一个微处理器生产厂家。他们生产的80x86系列微处理器一直是个人微机的主流CPU。Intel80x86系列微处理器的发展就是微型计算机的发展的一个缩影。48086/8088CPU32、64位及国产微处理器1978年，Intel推出了16位8086CPU，这是该公司生产的第一个16位芯片，内外数据总线均为16位，地址总线20位，主存寻址范围1MB，时钟频率5MHz。1979年，Intel公司推出8088处理器，内部数据总线16位,外部数据总线8位,是准16位微处理器时钟频率4.77MHz，寻址范围1MB。8086和8088被广泛应用到IBMPC/XT及一些兼容机，微机时代真正开始。580286CPU32、64位及国产微处理器1982年，Intel推出80286CPU，内含13.4万个晶体管，时钟频率6MHz-20MHz。内部和外部数据总线皆为16位，地址总线为24位，寻址范围达16MB。680386CPU32、64位及国产微处理器1985年，Intel80x86微处理器进入第三代80386。内含27.5万个晶体管，时钟频率有16、25、33MHz。80386的内部和外部数据总线都是32位，地址总线也是32位，寻址范围达4GB。780486CPU32、64位及国产微处理器1989年，Intel出品80486CPU。它采用了1微米制造工艺，内部集成了120万个晶体管，时钟频率从开始25MHz提高到33MHz、50MHz。首次将数学协处理器和一个8KB的高速缓存集成到微处理器芯片内，并采用RISC技术，可以在一个时钟周期内执行一条指令。

8Pentium32、64位及国产微处理器Pentium芯片即俗称的80586微处理器，Intel公司于1993年制造成功Pentium，采用了0.6微米CMOS工艺，由310万个晶体管组成。最初的P5使用60MHz和66MHz时钟频率，但广泛应用的P54C有100、120、133、150、166和200MHz内部时钟频率，其外部频率主要是60MHz和66MHz。

9PentiumPRO32、64位及国产微处理器PentiumPro于1995年正式推出，原来被称为P6，中文名为“高能奔腾”。内含550万个晶体管，内部时钟频率为133MHz。一级缓存为16KB，有一个256KB的二级缓存。10PentiumMMX32、64位及国产微处理器1996年底Intel公司推出PentiumMMX，即内设多媒体扩展指令集（MultiMediaExtensions）。其一级缓存为32KB，含二级缓存。11PentiumⅡ32、64位及国产微处理器1997年，Intel公司基于Pentium

Pro采用MMX技术的微处理器芯片推出PentiumII。它继承了MMX技术和Pentium

Pro的动态执行技术，发展Pentium

Pro的“双腔”封装为双重独立总线D.I.B结构和单边接触盒S.E.C封装。集成有750万个晶体管，主频有233、266、300、333MHz。12PentiumIII32、64位及国产微处理器1999年，针对国际互连网和三维多媒体程序的应用要求，Intel又采用数据流SIMD扩展SSE技术（原称为MMX-2）开发了PentiumIII。主频有450、500MHz。增加了SSE多媒体指令集。13P4（Pentium4）32、64位及国产微处理器2000年5月，Intel公司推出Pentium4。它面向因特网服务市场，采用全新的32位NetBurst微结构，超级流水线达20级。Pentium4新增76条SSE2指令集，侧重于增强浮点双精度运算能力。400MHz的前端总线(100x4),256KB～512KB的二级缓存，全新的超管线技术以及NetBurst架构，初始主频为1.3GHz。14微型计算机发展总结32、64位及国产微处理器时间处理器机器字长主频晶体管1978808616位5M2900019828028616位6-20M13400019858038632位16/25/33M27500019898048632位25-50M12000001993Pentium32位60-100M31000001995PentiumPro32位133M55000001996MMXPentium32位233M45000001997PentiumII32位233-333M75000001999PentiumIII32位533/566M95000002000Pentium432位1.4/1.5G4200000032位微处理器结构1532、64位及国产微处理器80486在Intel32位微处理器的体系演化过程中，具有承上启下的地位。这里我们以80486为例来介绍32位微处理器的基本结构框图。32位微处理器内部由总线接口部件、高速缓存部件、指令预取部件、指令译码部件、浮点数部件、执行部件、分段部件、分页部件、内部数据总线、内部控制总线组成。80486内部基本结构图16

32位微处理器内部各部件的作用总线接口部件:实现内部总线与外部总线的联系。高速缓存部件:用于减少微处理器对内存的访问次数，提高程序运行速度。代码预取部件:对代码做取入、排队分析、分解等译码的前期准备工作。指令译码部件:从指令预取队列中取出指令进行译码。浮点数部件:完成执行部件不善长的浮点数运算、双精度运算等数学运算任务。执行部件:它是微处理器的核心部件。主要完成一般的算术运算、逻辑运算、及数据传送等任务。分段部件:提供对内存分段管理的硬件支持。分页部件:提供对内存分页管理的硬件支持。分段和分页部件可以对物理地址空间进行管理，实现虚拟内存管理功能。32、64位及国产微处理器17

80486寄存器32、64位及国产微处理器80486CPU的寄存器按功能可分为四类：基本寄存器、系统寄存器、调试和测试寄存器以及浮点寄存器。这里只简单介绍基本寄存器，基本寄存器包括八个通用寄存器EAX,EBX,ECX,EDX,EBP,ESP,EDI,ESI；一个指令指针寄存器EIP；六个段寄存器CS,DS,ES,SS,FS和GS；一个标志寄存器EFLAGS。18通用寄存器32、64位及国产微处理器EAX,EBX,ECX,EDX都可以作为32位寄存器、16位寄存器或者8位寄存器使用。EAX可作为累加器用于乘法、除法及一些调整指令，对于这些指令，累加器常表现为隐含形式。EAX寄存器也可以保存被访问存储器单元的偏移地址。EBX常用于地址指针，保存被访问存储器单元的偏移地址。ECX经常用作计数器，用于保存指令的计数值。ECX寄存器也可以保存访问数据所在存储器单元的偏移地址。用于计数的指令包括重复的串指令、移位指令和循环指令。移位指通用寄存器令用CL计数，重复的串指令用CX计数，循环指令用CX或ECX计数。EDX常与EAX配合，用于保存乘法形成的部分结果，或者除法操作前的被除数，它还可以保存寻址存储器数据。指令指针寄存器1932、64位及国产微处理器指令指针寄存器EIP（ExtraInstructionPointer）存放指令的偏移地址。微处理器工作于实模式下，EIP是IP（16位）寄存器。80486CPU工作于保护模式时EIP为32位寄存器。EIP总是指向程序的下一条指令（即EIP的内容自动加1，指向下一个存储单元）。EIP用于微处理器在程序中顺序地寻址代码段内的下一条指令。当遇到转移指令等，EIP的内容会被修改。标志寄存器标志寄存器EFR（ExtraFlagsRegister）包括状态位、控制位和系统标志位，用于指示微处理器的状态并控制微处理器的操作。80486CPU标志寄存器如图所示。2032、64位及国产微处理器状态标志：包括进位标志CF、奇偶校验标志PF、辅助进位标志AF、零标志ZF、符号标志SF和溢出标志OF。控制标志：包括陷阱标志(单步标志)TF、中断允许标志IF和方向标志DF。系统标志和IOPL字段：在EFR中的系统标志和IOPL字段，用于控制操作系统或执行某种操作。它们不能被应用程序修改。包括输入/输出特权级标志IOPL、任务嵌套标志NT、恢复标志RF、虚拟8086模式标志VM、队列检查标志AC。

(80486标志寄存器中的状态标志和控制标志，与8086标志寄存器中的功能完全一样，这里不再赘述。)段寄存器2132、64位及国产微处理器

80486微处理器包括六个段寄存器，分别存放段基址（实地址模式）或选择符（保护模式），用于与微处理器中的其他寄存器联合生成存储器单元的物理地址。这六个段寄存器具体就是代码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS、附加段寄存器ES以及附加段寄存器FS和GS。2232、64位及国产微处理器64位CPU优势

在64位处理器中的寄存器位数是32位处理器的两倍。不过虽然寄存器位数增加了，但正在执行指令的指令寄存器却都是一样的，即数据流加倍而指令流不变。

增加数据位数还可以扩大动态范围，升级到64位之后，动态范围扩大了43亿倍。扩大动态范围可以在一定程度上提高寄存器中数据的准确性。

在对内存控制的能力上64位处理器也明显高于32位处理器。

相比于32位处理器，64位处理器可以彻底解决大批量数据处理的问题。

在工作频率相同的情况下，64位处理器的处理速度比16位、32位的更快。2332、64位及国产微处理器IntelIA-64架构

英特尔公司根据处理器支持的寻址位宽不同，采用了两种互不通用的策略：IA-32和

IA-64。对于32位的桌面台式计算机，采用的是与X86兼容的IA-32架构；对于64位的服务器计算机，采用的是全新的IA-64架构。由于这两种架构的指令集是不能兼容的，IA-64架构的处理器就不能同时运行两代应用程序。

IA-64架构与IA-32架构相比，最大的一个特点是内存的寻址能力得以大幅提升。但是作为一个全新的架构体系，内存寻址能力的提升只是一方面，为了使系统的性能全面提高，该架构还可以在每个时钟周期内并行执行更多的指令。

随着各种技术的进步，IA-64

架构无法与IA-32架构兼容的缺陷显得越来越突出。于是，英特尔公司在IA-64架构中引入了更加完善Bundled

Instructions指令包，且新增了IA-32转换成IA-64的64位指令编译器。凭借这些技术，实现与IA-32指令集的兼容。32、64位及国产微处理器AMD公司在对待64位处理器的设计问题上，采用的策略与英特尔公司完全不同。它所采用的策略是X86-64架构。简单地说，就是在原来X86架构的基础上进行升级和改造。通过改造使得X86-64架构在增加寻址位宽的同时，又能向下兼容以往的X86架构，于是，AMD公司通过这个策略，使得其设计的64位处理器可以在32位基至16位的应用环境下运行。AMD

X86-64

架构与英特尔公司的IA-64架构相比，AMD公司的X86-64

架构最大的优势就是能够完全兼容以往的X86应用程序，并且以往的X86应用程序在X86-64

架构下运行，并无任何分别。

国产微处理器32、64位及国产微处理器1）龙芯微处理器

龙芯微处理器是由中国科学院研制的自主架构CPU。最开始是基于MIPS指令集研发的，之后拓展了LoongISA指令集。LoongArch属于龙芯自己的生态，由于软、硬件应用还偏少，龙芯全部要自己来实现从0到1到10的过程。龙芯的想法是推出指令集转译器，翻译ARM/X86指令，来兼容安卓、Windows程序，即牺牲部分性能，换取生态。龙芯微处理器主要包括龙芯1号、龙芯2号、龙芯3号三大系列。2）申威微处理器申威微处理器主要用于超级计算机。其早期采用Alpha指令集，后期拓展了自己的SW-64指令集，目前在神威·太湖之光中使用的就是申威SW26010。此外，申威目前也向服务器微处理器发展，推出了申威8A，与Intel中端服务器微处理器相当，目前揽下统信、联想、大道云行、鼎甲等多家合作商国产微处理器2632、64位及国产微处理器3）飞腾微处理器

飞腾微处理器最早由国防科技大学研究团队创造，现属于飞腾信息技术有限公司，是由中国电子信息产业集团、天津市滨海新区政府和天津先进技术研究院联合支持成立的国资企业。其早年的微处理器内核主要是基于SPARC指令集。目前其微处理器采用的是ARM指令集，基于ARMV8架构永久授权。其产品主要分为三种:高性能服务器微处理器、高效能桌面微处理器、高端嵌入式微处理器。4）鲲鹏微处理器

华为鲲鹏微处理器是华为自主研发的基于ARM架构的企业级系列微处理器产品，包含“算、存、传、管、智”五个产品系统体系。为了保证鲲鹏计算产业的可持续演进，鲲鹏微处理器从指令集和微架构两方面进行兼容性设计，确保既可以适应未来的应用和技术发展演进的需求，又能向下兼容。参考华为鲲鹏微处理器的发展路径规划，鲲鹏新一代微处理器930有望进一步迭代，并在服务器和PC两个方向进一步发展。国产微处理器2732、64位及国产微处理器5）海光微处理器

海光是国内高性能计算机龙头中科曙光的参股子公司。通过AMD获得了Zen1架构和X86指令集的永久使用权。海光拥有海光CPU和海光DCU两类高端产品，可以满足服务器、工作站等计算、存储设备对高端微处理器的功能需求。

海光CPU：兼容X86架构的指令集，微处理器性能参数与国际同类型主流微处理器产品相当，支持国内外主流操作系统、数据库、虚拟化平台或云计算平台，能够有效兼容目前存在的数百万款基于X86架构的指令集的系统软件和应用软件，具有生态系统优势。此外，海光CPU支持国密算法，支持可信计算，提升了高端微处理器的安全性。

海光DCU：以GPGPU(通用图形处理单元)架构为基础，兼容“类CUDA”环境，软硬件生态丰富，典型应用场景下性能指标达到国际上同类型高端产品的水平。海光DCU主要面向大数据处理、商业计算等计算密集型应用领域，以及人工智能、泛人工智能类运算加速领域。国产微处理器2832、64位及国产微处理器6）兆芯微处理器

兆芯由上海市国资委下属企业和台湾威盛电子合资成立。其基于X86架构，成功研发并量产多代通用微处理器，在PC产业上使用Wintel生态，优势明显。

兆芯通用微处理器产品涵盖“开先”、“开胜”两大系列，8核心的KX-U6780A产品性能与第七代的4核心Inteli5整体水平仍存在差距，尤其是单核性能不足第七代Inteli5的一半，但整数性能方面反超Inteli5。与Intel水平有8年以上差距，还需要努力。几种微处理器对比2932、64位及国产微处理器①龙芯、申威早期分别采用MIPS架构及Alpha架构，后期在MIPS架构及Alpha架构基础上，分别形成了LoongArch和SW-64架构，基于引进架构自研了新架构，在国家政策引领下，上层应用生态逐步搭建并不断扩展。②飞腾、鲲鹏采用ARM架构，并基于此研发了多样化的产品，在国产商业市场中占据一定份额，由于受到授权条款限制，产品迭代及市场前景有一定的不确定性。③海光、兆芯采用X86架构，此架构性能强于其他架构，其软硬件应用生态以及更可持续的迭代发展，在国产商业市场竞争中拔得头筹。目前，自研架构生态问题尚不稳定，使用反馈有待改善，此外，在可控程度上，申威、龙芯居于首位，其余需要授权，局限较大。目录12.132、64位及国产微处理器12.3高性能微处理器未来发展趋势12.4本章学习指导12.2高性能微处理器新技术31高性能微处理器新技术流水线技术超流水线超标量方法：超流水线是指某些CPU内部的流水线超过通常的5~6步以上，例如Pentiumpro的流水线就长达14步，PentiumⅣ为20步。流水线步(级)数越多，其完成一条指令的速度越快，因此才能适应工作主频更高的CPU。超标量(SuperScalar)是指在CPU中有一条以上的流水线，并且每个时钟周期内可以完成一条以上的指令，这种设计就叫超标量技术。32高性能微处理器新技术超长指令字(VLIW)技术超长指令字(VLIW)技术：超长指令字(VeryLongInstructionWord，VLIW)方法是由美国耶鲁大学的Fisher教授首先提出的，它与超级标量方法有许多类似之处，但它以一条长指令来实现多个操作的并行执行，以减少对存储器的访问。这种长指令往往长达上百位，每条指令可以做几种不同的运算，这些运算都要发送到各种功能部件上去完成，哪些操作可以并行执行，这是在编译阶段选择的。

流水线技术还包括一些其他的相关技术比如：乱序执行技术、分枝预测和推测执行技术以及指令特殊扩展技术。33高性能微处理器新技术精简指令集RISC技术

按照指令系统分类，计算机大致可以分为两类：复杂指令系统计算机（ComplexInstructionSetComputer，CISC）和精简指令系统计算机（ReducedInstructionSetComputer，RISC）。CISC是CPU的传统设计模式，其指令系统的特点是指令数目多而复杂，每条指令的长度不尽相等；

而RISC则是CPU的一种新型设计模式，其指令系统的主要特点是指令长度固定，指令格式和寻址方式种类少，大多数是简单指令且都能在一个时钟周期内完成，易于设计超标量与流水线，寄存器数量多，大量操作在寄存器之间进行。

34高性能微处理器新技术RISC体系结构的基本思想：针对CISC指令系统指令种类太多、指令格式不规范、寻址方式太多的缺点，通过减少指令种类、规范指令格式、简化寻址方式，方便处理器内部的并行处理，提高VLSI器件的使用效率，从而大幅度地提高处理器的性能。RISC的三个要素：（1）一个有限的简单的指令集，（2）CPU配备大量的通用寄存器，（3）强调对指令流水线的优化。

RISC的典型特征：（1）指令种类少，指令格式规范，（2）寻址方式简化，（3）大量利用寄存器间操作，（4）简化处理器结构，（5）便于使用VLSI技术，（6）加强处理器的并行能力，（7）RlSC技术的复杂性在于它的优化编译程序，因此软件系统开发时间比CISC机器要长。35高性能微处理器新技术多媒体扩展MMX技术

多媒体扩展(MultiMediaeXtensions，MMX)，是第6代CPU芯片的重要特点。MMX技术是在CPU中加入了特别为视频信号、音频信号以及图像处理而设计的57条指令，因而极大地提高了电脑的多媒体处理功能。MMX采用单指令多数据技术(SIMD)，对一条命令多个数据同时进行处理，它一次可以处理64bit任意分割的数据，并且MMX计算结果超过实际处理能力的时候也能进行正常处理。36高性能微处理器新技术

MMX技术扩展了IA的指令系统，大大增强了高级媒体和通信应用的性能。这种扩展(包括新的寄存器、数据类型和指令)与单指令多数据(SIMD)的并行执行方式相结合，能显著地加速如运动视频、视频图形组合、图像处理、音频合成、语音合成与压缩、电话技术、视频会议以及2D与3D图形等处理。这类处理的特点是使用密集的算法，对局部小型实型数组进行重复操作。MMX技术对IA（IntelArchitecture）编程环境的扩展是包括：8个MMX寄存器、4种MMX数据类型及MMX指令系统。多媒体扩展MMX技术37高性能微处理器新技术MMX寄存器集由8个64位寄存器组成，MMX指令使用寄存器名MM0-MM7直接访问MMX寄存器。这些寄存器只能用来对MMX数据类型进行数据运算，不能寻址存储器。MMX指令中存储器操作数的寻址仍使用标准的IA寻址方式和通用寄存器(EAX、EBX、ECX、EDX、EBP、ESI、EDI和ESP)来进行。MMX寄存器集多媒体扩展MMX技术38高性能微处理器新技术MMX技术定义了以下新的64位数据类型。紧缩字节：8个字节紧缩成一个64位；紧缩字：4个字紧缩成一个64位；紧缩双字：2个双字紧缩成一个64位；四字：一个64位。数据格式和存储方式多媒体扩展MMX技术39高性能微处理器新技术SIMD技术

多媒体扩展(MultiMediaeXtensions，MMX)，是第6代CPU芯片的重要特点。MMX技术是在CPU中加入了特别为视频信号、音频信号以及图像处理而设计的57条指令，因而极大地提高了电脑的多媒体处理功能。MMX采用单指令多数据技术(SIMD)，对一条命令多个数据同时进行处理，它一次可以处理64bit任意分割的数据，并且MMX计算结果超过实际处理能力的时候也能进行正常处理。40高性能微处理器新技术SSE技术因特网数据流单指令序列扩展(InternetStreamingSIMDExtensions，SSE)除保持原有的MMX指令外，又新增了70条指令，在加快浮点运算的同时，也改善了内存的使用效率，使内存速度显得更快一些。Intel的SSE是由一组队结构的扩展所组成，它被设计为用以提高先进的媒体和通信应用程序的性能。该扩展(包括新的寄存器、新的数据类型和新的指令)与单指令多数据(SIMD)技术相结合，有利于加速应用程序的运行。这个扩展与MMX技术相结合，将显著地提高多媒体应用程序的效率。典型的应用程序是：运动视频，图形和视频的组合，图像处理，音频合成，语音的识别、合成与压缩，电话、视频会议和2D、3D图形。对于需要有规律地访问大量数据的应用程序，也可以从流式SIMD扩展的高性能预取和存储方面获得好处。41高性能微处理器新技术SSE2技术Intel在PentiumⅣ处理器中加入了SSE2指令集，与PentiumIII处理器采用的SSE指令集相比，目前PentiumⅣ的整个SSE2指令集共有144条，其中包括原有的68组SSE指令及新增加的76组SSE2的指令。全新的SSE2指令除了将传统整数MMX寄存器也扩展成128位(128bitMMX)外，还提供了128位SIMD整数运算操作和128位双精度浮点运算操作。SSE3技术2004年，Intel在其基于Prescott核心的新款Pentium4处理器中，开始使用SSE3（StreamingSIMDExtensions3）技术。SSE3指令集是Intel公司在SSE2指令集的基础上发展起来的。相比于SSE2，SSE3在SSE2的基础上又增加了13条SIMD指令，以提升Intel超线程（Hyper-Threading）技术的效能，最终达到提升多媒体和游戏性能的目的。42高性能微处理器新技术线程级并行技术线程级并行技术（Thread-LevelParallelism,TLP）包括同时多线程技术和单芯片多处理器技术。同时多线程技术（SMT）通过复制处理器上的结构状态，让同一个处理器上的多线程同时执行并共享处理器的执行资源，同时减少水平浪费与垂直浪费，最大限度地提高部件的利用率。超线程技术（Hyper-Threading，HT）是同时多线程技术的一种，就是利用特殊的硬件指令，把两个逻辑内核模拟成两个物理芯片，让单个处理器都能使用线程级并行计算，进而兼容多线程操作系统和软件，减少了CPU的闲置时间，提高了CPU的运行效率。43高性能微处理器新技术单芯片多处理器(ChipMulti-Processors，简称CMP)，也指多核心。CMP是由美国斯坦福大学提出的，其思想是将大规模并行处理器中的SMP(对称多处理器)集成到同一芯片内，各个处理器并行执行不同的进程。与CMP比较，SMT处理器结构的灵活性比较突出。但是，当半导体工艺进入0.18微米以后，线延时已经超过了门延迟，要求微处理器的设计通过划分许多规模更小、局部性更好的基本单元结构来进行。相比之下，由于CMP结构已经被划分成多个处理器核来设计，每个核都比较简单，有利于优化设计，因此更有发展前途。IBM的Power4芯片和Sun的MAJC5200芯片都采用了CMP结构。多核处理器可以在处理器内部共享缓存，提高缓存利用率，同时简化多处理器系统设计的复杂度。44高性能微处理器新技术低功耗管理技术

对于高性能通用处理器而言，低功耗管理技术（Lowpowermanagement，LPM）主要解决处理器局部过热和功率过高的问题。局部过热（Hotspot）会导致芯片不能正常工作，功率过高则使得散热设备日趋昂贵，节省散热设备成本和能量损耗可以提高产品的竞争力。对于移动计算（嵌入式处理器）来说，最重要的是提高能量的效率，即计算相同的问题，使用更少的能量（一方面降低功率，一方面减少计算时间），其主要目的在于延长电池的寿命，提高产品竞争力。高性能微处理器新技术1）

制程工艺提升2）

降低电压3）

减少晶体管数量4）

降低频率5）

其他方法：高级分支预测、宏指令融合、功耗优化总线、专属堆栈管理器高性能通用处理器采用的低功耗管理技术：目录12.132、64位及国产微处理器12.3高性能微处理器未来发展趋势12.4本章学习指导12.2高性能微处理器新技术47高性能微处理器未来发展趋势1）从通用向专用发展

微处理器面向不同的场景特点定制芯片，XPU(即CPU、GPU、IPU等)、ASIC、FPGA、DSA应运而生。CPU是最通用的微处理器，指令最为基础，具有最好的灵活性。GPU(GraphicsProcessingUnit，图形处理器)，本质上是很多小CPU核的并行，因此NP、Graphcore的IPU(IntelligenceProcessingUnit，智能处理器)等都是和GPU处于同一层次的微处理器类型。ASIC(ApplicationSpecificIntegratedCircuit，专用集成电路)是不可编程的全定制处理器，具有理论上最复杂的“指令”以及最高的性能效率。FPGA(FieldProgrammableGateArray，现场可编程门阵列)从架构上来说，可以用来实现定制的ASIC，但因为具有硬件可编程的能力，可以切换到其他ASIC，有一定的弹性可编程能力。DSA(DomainSpecialArchitecture，专用领域架构)处理器是接近于ASIC的设计，但具有一定程度的可编程性。其应用的领域和场景比ASIC要大。高性能微处理器未来发展趋势2）从底层到顶层架构优化

从底层到顶层的软件、算法、硬件架构优化能够极大地提升微处理器性能，例如AMDZen3将分离的两块16MBL3Cache合并成一块32MBL3Cache，再叠加改进的分支预测、更宽的浮点单元等，使其单核心性能较Zen2提升19%。