毕业设计电动机转速

毕业设计论文2007届毕业生<<电动机转速检测仪>>系别：班级:设计人:学号：指导教师:目录前言...................................................3一、设计的任务..........................................5二、总体方案设计........................................51．设计思路..............................................52．原理框图..............................................6三、设计原理分析.......................................71．信号拾取与整形.......................................82．计数电路............................................103．锁存电路...........................................124．CD4543译码显示电路.................................145．时钟电路及波形设计...................................16四、制作和调试........................................25五、电路设计的优缺点分析..............................27六、经验总结..........................................28七、结束语..............................................30八、参考文献...........................................31前言毕业设计是工科院校学生十分重要的一个教学环节，是教学联系实践、理论联系实际的重要过程，是综合运用所学知识、解决实际应用技术问题、进行工程训练的重要手段。在老师的指导下，就某一课题，综合运用所学知识，争取用最正确方式予以实现的思维过程及书面表述。对我来说这既是学习过程也是实践过程，其成果那么具体表达了我的综合能力、掌握所学知识的深度、知道的知识面、工作能力以及文字表达能力。随着电子技术的不断开展，数子电子，模拟电子等技术越来越多的运用到社会生活中。在计数器的开展过程中，传统计时器精确度低，测量误差大，已不适应现在开展需求。伴随着计算机技术的开展，特别是单片机的诞生，让计数器的开展更迈进了一大步，单片机功能强大，与数字电路及接口技术的完美结合，使计数器的精确度大大提高了。单片机已渗透到了各个领域，在计数器方面也起着举足轻重的作用。单片机作为微型计算机的一个分支，其应用系统的设计方法和思想与一般的微型计算应用系统设计在许多方面是一致的。由于单片机应用系统通常作为系统的最前端，设计数应注意实际问题，使设计的可靠性能够满足更多的需求。我们在设计电机转速检测仪的设计，就充分运用了单片机的这种性能与数字电路、A/D转换接口等相结合，大大提高了转速检测仪的精确度。我们此次电机转速检测仪的设计，牵扯知识面较广，需要查阅大量的相关资料，我们相信在不久的将来，我们会做得更好。在设计中缺乏之处，还望各位老师和同学能够给予帮助和鼓励！—：设计的任务设计的根本任务，是着重提高学生在电子线路应用方面的实践技能，树立严谨的科学作风，培养学生综合运用理论知识解决实际问题的能力。学生通过电路设计、安装、调试、整理资料等环节，初步掌握工程设计方法和组织实践的根本技能，逐步熟悉开展科学实践的程序和方法各种电机在工业得到广泛应用，为了能方便的对电机进行控制、监视、调速，有必要对电机的转速进行检测，从而提高自动化程度。同时电路能扩展其应用功能，具有测量频率的功能，因此对电路提出以下功能：1．对电机转速进行测量，并数字显示，采样单位为每秒几转。2．电机转速一般每秒不超过100转，采用2位十进制已经足够〔既2个数码管〕，但是考虑到此电路有其他用途，所以仍采用四位数码管，最大可以计数4位十进制，同时可以升级为频率计使用。3．转速测量误差每秒不超过一圈，内部时钟稳定度每天不超一秒。4．电路原理要求简单，便于制作调试，元件本钱低廉易购。二：总体方案设计1．设计思路〔1〕利用光电开关管做电机转速的信号拾取元件，在电机的转轴上安装1圆盘，在圆盘上挖一小洞，小洞上下应分别对应有光发射和光接收开关，圆盘转动一圈既光电管导通一次，利用此信号作为脉冲计数所需。〔2〕计数脉冲通过计数电路进行有效的计数，按照设计要求每一秒种都必须对计数器清零-次，因为电路实行的是秒更新，所以计数器到译码电路之间有锁存电路，在计数器进行计数的过程中对上一次的数据进行锁存显示，这样做不仅解决了数码显示的逻辑混乱，而且防止了数码显示的闪烁问题。〔3〕对于脉冲记数，有测周期和测频率的方式。测周期电路的测量精度主要受电路系统的脉冲产生电路的影响，对于低频率信号，其精度较高。测频电路其对于正负1的信号差非常敏感，对于低频率信号的测量误差较大，但是本电路仍然采用测频方式，原因是本电路对于马达电机转速精度要求较低，本电路还有升级为频率计使用，而测频方式对高频的精度还是很高的。〔4〕显示电路采用静态显示方法，由于静态显示易于制作和调试，原理也较简单，所需元易于购置。①用七段LED数码显示管来显示读数，在每次测量结束并稳定后才显示，测量期间输出结果是跳变的，要求消隐；②为了便于读数，要求数据显示的时间在O．5s～5s连续可调，如果被测信号的频率所显示的时间为2S，那么数据显示2s后显示数据自行消失。随后自动显示下一次被测信号的频率；〔5〕电路时钟是整个电路的关键，他是整个电路有效工作的核心，负责电路的锁存和清零。其根本思路是：产生频率一秒是时钟，当秒时钟到来时，即当上升沿到来时，对锁存电路进行锁存，锁存以后才能对计数器进行清零，锁存和清零间隔要充分小，否那么就影响电路的计数准确度。鉴于此，对锁存集成必须采用边沿触发形式的集成，并且计数器应该与锁存同步工作，既都在秒时钟的上升沿触发工作。另外大多的译码器都带有锁存功能，但是他的锁存方式根本上都是电平触发，假设把它设计成电平触发的话，势必会增加电路的复杂度，还不如直接采用边沿锁存的单集成，所以不使用译码器中的锁存电路。时钟实现方法很多，本电路采用一般晶体振荡器电路，基准时间的稳定度决定着测频的精度，因此应当采用频率稳定度非常好的晶体振荡器。一般晶体的串联谐振频率都在兆赫兹以上，故需分频处理。已求得高精度的时钟需求。2．原理框图：根据设计任务与要求，可初步将系统分为信号拾取电路，整形电路，计数器，锁存器，译码器，显示电路，时钟电路，单稳态。进一步细分，计数器由四个同步计数器串行工作，显示电路由四个LED数码管，四个驱动集成器〔4个BCD—7段译码器〕，时钟电路由COS集成加晶振，CD4046〔14级二进制串行计数〕分频和JK触发器。这样把总体方案划分为假设干个相对独立的单元。参考原理图如下：图1三：设计原理分析原理：由sch原理图由光电二极管拾取光信号转换成脉冲式电信号经一施密特40106触发器1端输入2端输出对波形处理成计数器所需矩形波，矩形波传送到计数器，计数器计数后再将其传送至锁存电路储存后单稳态电路对计数器清零，等待下一次数据信息到来，矩形脉冲由第一个计数器的CLOCK〈1〉端〔上升沿触发〕输入经计数器将二进制转换成十进制由Q1b~Q4b输出4路BCD码由于计数器没有进位功能脚但可利用计数器EN端的下降沿触发特性即可实现电路进位的功能所以上一个计数器的Q4b输出端地输出脉冲下降沿触发计数〔计数器2，3，4除脉冲信号由EN端2端输入外其余与第一个计数器接法相同15端接电源VDD，8端VSS接地，7端RESET由单稳态输出端Q输出清零脉冲对计数器清零，等待下一次数据信息到来〕计数器的输出端11，12，13，14输出端和计数器4的3，4，5，6输出端接双D锁存器2的1-8D输入端。锁存电路在时钟电路产生的秒脉冲控制下对其计数器所传送数据进行储存和传送后清零，等待下一次数据信息到来，双D锁存器74LS324内部有8个D锁存器，采用两个这样的集成使可以实现4位十进制的数据传输，当双D锁存器11端CP端有效触发时将8个D输入同时打到输出Q端由Q1—8输出〔双D锁存器输出端由三态门驱动所以一端加低电平，11端CP端由时钟电路提供上升沿脉冲，20端VCC接电源，10端GND端接地〕双D锁存器1的输出端Q1—4接译码器1的ABCD4个输入端Q5—8接译码器2的ABCD4个输入端，双D锁存器2的输出端Q1—8端接译码器3，4的ABCD输入端。当译码器ABCD输入端BCD码时经9脚—15脚输出，4个译码器分别驱动4个数码管，译码器将二进制代码转换成LED数码管所需二进制电压输出驱动信号点燃数码管，显示电机转速频率。根据以上各电路功能模块需求，时钟电路共需要产生两路输出信号：一路是频率为1秒的标准矩形脉冲，利用上升沿对锁存器锁存。另一路是计数的清零脉冲，但因电路工作需要，矩形脉冲经一个单稳态电路以后才产生清零脉冲。电源：220V交流电经二极管桥式整流和三端稳压器稳压电容滤波后供应工作电路，提供5V稳定电压。1．信号拾取与整形电路核心由一个光电开关管组成，平时电机转轮静止，发光二极管所发出的光被轮子挡住，所以接收管处于截止状态，1端为高电平。当电机转动一圈，会使接收管导通一次，1端输出一个低电平，1端波形为：(略)信号拾取根本原理图如下：电机工作状态中要求被测信号为矩形波，但在实际电机工作状态中，会受到各方面的干扰，波形会存在许多杂波成分，需要对波形进行处理，处理成符合记计数器所需要的矩形波。且不要求设计放大器，可利用施密特触发器进行整形，将不规那么信号或正弦波整形为矩形波。具体实现的方法有很多，可用555定时器构成的施密特触发器、门电路组成的施密特触发器实现。更简单地，可选用集成施密特触发器74LSl32实现。波形处理电路有一个施密特触发器组成，如上图。当输入电压逐步升高时，致使VI>施密特上VT+，内部触发器发生翻转。当VI逐步下降时，致使VI<VT-，电路再次发生翻转，通常VT+>VT-。所以只要VI<VT-电路就能稳定在低电平，VI>VT+电路就稳定在高电平，这样就有效的防止了杂波的干扰，并使输出得到矩形脉冲，符合了下级计数的需求。典型的施密特其工作波形如下：本施密特触发器选用40106，管脚如下，可以看出内部含有六路同样的施密特触发器，我们只使用其中一组，输入端IN1IN2IN3IN4IN5IN6输出端OUT1OUT2OUT3OUT4OUT5OUT6接地端VSS电源端VDD输入电压5V计数电路计数器的位数直接影响频率测试的准确性，可知位数越多测试越准确。但在电机转速一般不超过100转，采用2位使进制已经足够〔即2个数码管〕，但考虑此电路有其他用途故仍采用四个十进制计数器。有许多中规模器件可供选择，该计数器需具有异步置O功能，因为当重新开始测量之前需将上次测量结果去除，从O开始对时钟CP计数，得到N。本电路采用四个同步计数器接成串行工作方式，查数字电路产品资料后，准备采用CD4518，管脚如下列图，该IC是一种同步加数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别是⑴~⑺和⑼~⒂。该计数器是单路系列，脉冲输入〔1或2脚；9或10脚〕，4路BCD码输出〔3~6脚；11~14脚〕。(CD4518)CLOCKA---异步去除输入端〔低电平有效〕，CLOCKB—同步并行置入控制端。ENABLEA---时钟脉冲输入端〔上升沿有效〕，ENBLE---计数控制端。Q1A---Q4A并行数据输入端，Q1B---Q4B输出端。RESETA---计数控制端，RESETB---进位输出端。VSS---接地端，VDD---电源输入端〔输入电压为5—7V〕。其工作波形如下：从4518应用手册给出的真值表看出，CD4518有两个时钟输入端CP和EN〔ENABLEA或B〕，假设用时钟上升沿触发，信号从CP端输入，此时EN端接高电平“1”，假设用时钟下降沿触发，信号从EN端输入，此时CP端应接低电平“0”，不仅如此，清零端〔RESET〕也应该保持低电平“0”，只有满足了这些条件，电路才会处于计数状态。我们还从真值表里可以得出，利用EN端为下降沿触发的特点组成N位十进制计数器。从波形分析，当输入端的计数脉冲到第10个时，电路自动复位0000状态，因为4518没有进位功能的引脚，所以应该充分利用第6或14脚输出脉冲的下降沿，利用该脉冲和EN端相连，就可以实现电路进位的功能，根据分析结果，电路设计如下：另外从4518波形参数表可查其RESET端所需的清零电平宽度在VDD=5V时应该大于250ns，既清零信号宽度应至少大于250ns才能有效的将计数器清零，从测量的准确度要求来看，250ns周期的频率f=1/λ=1/250=4M，远远大于我们所测量的频率最高值10KH，所以我们至少可以将其运用与小于M级别频率的测量。现在可以得出结果清零信号宽度应大于250ns，以此作为时钟设计电路的参考数据。3．锁存电路锁存集成有电平和边沿触发之分，设计时要充分考虑进去，内部构造大都采用D触发器形式，使用电平或者脉冲方式来触发。而从前面的分析看，本次设计的锁存电路必须采用边沿触发方式的集成电路来实现，因为假设采用电平方式的话，那么在秒脉冲的正半周〔既高电平〕会使锁存器一直处于导通状态，不能正常显示测量值。因此采用边沿触发就可以在极短的时间内将所需要的数据进行传送，而在其它时间内处于封闭状态。查阅数据集成资料并，发现8D锁存器74LS324正适合要求，这款集成多在计算机电路中运用，而且容易购置，此集成为20脚封装，内部有8个D锁存器，采用两个这样的集成便可以实现4位10进制的数据传输，它以上升沿来作为CP端〔即CLK〕的有效触发，将8个D输入同时打到输出Q端，在输出端加有三态驱动，其内部其管脚排列如下右图，内部构造〔单个D触发器〕如下右图各管脚功能如下：OE---复位端，D0---D7为输入端，O0---O7为输出端，VCC—电源端〔接5V电源〕，CP---时钟脉冲端，GND---接地端。从此集成参数和真值表〔如下〕，在其〔1〕脚使能端加上低电平才能有效得使输出端得到所需的数据，其他状态不传送数据，也可从上图分析此〔1〕脚是控制三态门的，相当于电路的通断开关，只有当它接到低电平时，电路才能正常工作。〔上图可知在满足了OE端低电平的条件下，只有在CP端的上沿到来时间才能使Q端有效翻转，到达我们预期设计所需要的边沿触发的要求。〕但从时钟的角度出发，对374的边沿特性仍然有要求，因为电路要求对锁存器进行锁存以后才能将计数器清零，否那么在锁存未稳定前就将计数器清零势必造成显示的错误。我们从374应用手册中给出的数据中可知，在cp端的上升沿到来时，从Q端输出延时有15~28ns，数据和波形分别如下：时隙极限〔ns)测试环境MinmaxmaxTplhTphl15192828CL=45pfRL=667Ω因此从CP端的上沿到达时即超过1.3V电压时，可以使Q端翻转，而且能够在至少在28ns以内成触发器翻转的任务，只要在此时间内计数器不清零就可以使电路正常工作，时钟设计时就可以以此为依据。4。译码显示电路市场上比拟多见数码显示器件是LED数码管，它有亮度高、售价低等特点，非常适合本电路制作。

数码管的外形尺寸和内部构造如下图，

主要参数如下：1.6V~4.2V；功耗≤400mW，工作电流≤10mA；分为共阳极和共阴极两种极性，本电路选用共阴极。其引脚按顶视图的〔1〕管脚开始，顺时针读数，〔3〕脚和〔8〕脚为公共脚，其中〔5〕脚为小数点，本电路不做连接。

引脚分别如下：数码管与配套的驱动集成器件一起工作，通常称为ＢＣＤ－７段译码器。查阅译码集成，发现有很多都能与ＬＥＤ管有很好的协调工作，最后确定为CD4543，它是一种中功率器件，在额定5V电压下输出4.5V的最大电压，输出电流达1mA左右，本电路总共需要4块CD4543。管脚排列如下：

LATCHDISABLE---灯测试输入端〔高电平有效〕，BCDINPUTS〔A—D〕---译码地址输入端，PHASE和BKANKING—均为消隐端〔低电平有效〕，VDD接地，VSS电源端，a—f输出端。电源电压7V，输入电压5V，工作环境温度0--70℃，储存温度-65--150℃集成从〔2〕~〔5〕脚依次输入二进制BCD码的高位到低位，〔9〕脚~15脚输出点燃数码管所需要的二进制电压，(1)端为锁存控制，〔7〕端为消隐端，〔6〕端为L6CD用。同时，从原先的设计思路出发，〔1〕脚锁存端不使用，再结合其真值表，〔1〕管脚需接高电平，而〔6〕、〔7〕管脚均要接低电平，满足此要求才能正常工作。

译码器和数码管工作的方式一般有动态扫描和静态驱动两种，前者电路工作原理较为复杂，数码管处于连续依次被点燃状态，利用人眼视觉惰性产生数字显示静态的效果，通常只用两块集成就可以完成译码和显示的工作。而静态工作状态中，数码管会持续点燃，在特定时间的更新显示，所以显示无视觉闪烁，而且电路调试简单，本电路考虑到前级74LS324已经锁定数据，因此配合静态工作能很好完成显示的工作，所以本电路选用静态连接。

根据管脚分布和译码参数及管脚分布，电路设计如下：

5．时钟电路及波形设计根据以上各电路功能模块的需求，时钟电路总共需要产生两路输出信号，一路是频率为1秒的标准矩形脉冲，利用其上沿对锁存器进行锁存，另一路是计数器的清零脉冲，要求脉冲宽度≥250ns才可以有效得将计数器清零，频率仍然是1秒。而且在锁存以后才可以对计数器进行清零，考虑到锁存在25ns之内完成工作，所以只要电路调试得当，无须再加延时电路，而且从上面设计的方框图可知，矩形脉冲经过一个单稳态电路以后才产生清零脉冲，单稳态集成也存在不可人为的延时存在，所以电路可以正常工作。为了便于读数，应使计数器累计的数值保存一段时问，该时间在O．5s～5s连续可调，因此设计一个单稳态触发器以产生相应的时间延迟。由于延迟的时间较长，应合理选择R、C的值。由于要求时间连续可调，R应选择电位器实现。各局部设计如下：

〔1〕：时钟产生电路时钟产生方式很多，可以由各种门电路，环谐振电路，也可以由触发器、555集成构成，谐振可以是电容，晶体。因基准时间的稳定度决定着测频的精度，因此应当采用频率稳定度非常好的晶体振荡器。一般晶体的串联谐振频率都在兆赫以上，故需分频处理。为了电路调试方便，综合条件，采用CMOS集成加晶振，采用晶振较为多见的时钟晶振，谐振频率为32.786k。查阅数据集成资料，发现CD4046符合各方面的要求，它内部含有14级的二进制串行计数器，可以进行214分频，32.768k谐振频率经过内部14级计数器214=16372分频后可以得到2HZ的精确频率。现在所需要的1秒的时钟，因此2HZ的脉冲需在经过一个二分频电路就可以输出准确1秒脉冲。左图便是CD4060的应用接线图，

〔11〕和〔10〕管脚内部电路和外围组成典型的石英晶体门振荡电路，产生32.678KHZ的频率信号进入14级计数器后，在3脚输出2HZ的频率方波。C1和C2做频率微调，输出频率主要取决于石英晶体。

对于2HZ的方波仍然无法让电路正常工作，需要进行2分频才能产生1秒的时钟，因此本电路设计一个JK触发器进行2分频，分频后的方波可以直接用来控制锁存电路的工作。

本电路采用CD4027作为2分频的器件，其管脚分布为：从左图可知，内部含有两套相同的JK触发器，〔1〕和〔2〕为输出端，〔3〕脚为前级时钟输入，〔4〕管脚为直接复位端，〔7〕管脚是更新即为置位端，本电路要将其接到低电平，〔5〕和〔6〕脚为JK端，即为数据输入端，需接高电平。从〔1〕脚输出的信号既是所需要的1HZ方波。

电源电压为7V，工作环境温度为0-70℃，储存温度为-65-150℃。同步JK触发器工作原理a.电路组成克服同步RS触发器在R=S=1时出现不定状态的另一种方法是将触发器输出端Q和输出的互补状态反应到输入端,这样,G3和G4的输入不会同时出现0,从而防止了不定状态的出现,电路如图,(a)所示,图(b)为其逻辑符号,J和K为信号输入端。b，逻辑功能当cp=0时,G3，G4被封锁，都输出1，触发器保持原状态。当cp=1时，G3，G4解除封锁，输入J,K端的信号可控制触发器的状态。、〔1〕当J=K=0，G3和G4都输入1，触发器的状态保持不变，即〔2〕当J=1，K=0时，如触发器为的0状态，那么在cp=1时，G3输入全1，输出为0，G1输出。由于K=0，G4输出1，这样G2输入全一，输出。触发器翻到1状态，即如触发器为的1状态，在CP=1时，G3和G4的输入分别为和K=0，这两个门都输入1，触发器保持原来的1状态不变，即。可见，在J=1，K=0时，不管触发器原来处于什么状态，那么在CP由0变为1后，触发器翻到和相同的状态。〔3〕当J=0,K=1时，用同样的方法分析可知，在CP由0变为1后，触发器翻到0状态，即翻到和J一样的0状态，即如触以器的状态为在CP=1时，G4输入全为1，输出为0，G3输入有，输入1。因此G2输出，G1输入全1输出触发翻到0状态。可见，在J=K=1时，每输入一个时钟脉冲CP触发器的状态变化一次，电路处于计数状态，这时，但要求CP宽度小于三个传输延迟时间之和，由此可列出同步JK触发器的特性表，如下图JK说明00000101输出状态不变00110100输出状态和J相同〔置0〕11000111输出状态和J相同〔置1〕2〕：单稳态设计

从4027第〔3〕脚输出的方波仍然无法进行正常清零的工作，此管脚需要接一个单稳态处理后才能进行清零。从前面的设计需求出发，单稳态电路输出的波形宽度至少要到达250ns才能正常清零。查询有关集成数据库发现CD4528是一种双可重触发单稳态器件，它的管脚及真值表分别如下：CD4528里同样有两组单稳态电路，〔1〕和〔2〕管脚是微分定时输入端，〔3〕管脚是使能端，即外接电容端，〔4〕和〔5〕管脚组成与门电路，〔5〕管脚与〔4〕管脚反相，因为此电路只需要1只管脚输入端，我们使用〔4〕管脚即同相脉冲输入端，将〔5〕脚接高电平即可。〔6〕和〔7〕是输出端，其中〔6〕管脚为正脉冲输出端，〔7〕管脚为负脉冲输出端，〔8〕管脚VSS接电源，电源电压为7V，输入电压为5V，工作环境温度为0-70℃，储存温度为-65-150℃左图由R3和C3组成微分定时，单稳态输出波形宽度为=0.2*R3*C3*(VDD-VSS)，本电路由10K电阻和0.01UF电容组成，输出TW时间宽度为25us〔标准值〕,远远满足计数器所需要的250ns的时间宽度。

频率为2HZ的信号从〔4〕管脚输入，250ns的方波从第〔6〕脚输出至计数器的清零端，微分型单稳态触发器a、电路组成电路如下图，它由两个COMS或非门和RS电路组成。G2输出和G1输入为直接偶合，而G1输出和G2输入用RC微分电路偶合。因此，称为微分型单稳态触发器。b、工作原理对于CMOS门电路，可以认为输出的高电平Uoh≈Vdd,输出的低电平Uol≈0V，两个或非门的阈值电压UTH都为。下面参考图所示波形分四个阶段讨论它的工作原理，1稳定状态当输入电压U1为低电平时，由于G2输入通过电阻R接VDD，因此G2输出低电平Uol≈0V，G1输入全0，输出Uol为高电平Uoh≈Vdd,，这时电容C的有电压Uc≈0V,电路处于U01为高电平,u02为低电平为0的稳定状态。触发进入暂稳态当输入电压U1由低电平正跃到大于G1的阈值电压UTH时,使G1输入电压UTH产生负跃变,通过电容C的耦合,使G2的输入电压U12产生负跃变,这又促使G2输出电压U02产生正跃变,它瑞反应到G1的输入端,使输出U01产生负跃变,于是,电路产生如下正反应过程。正反应的结果使G1开通，输出U01迅速跃到低电平，由于电容两端的电压不能突变，使U12产生同样有负跃变，G2输出U02由低电平迅速跃到高电平于是，电源经R，CTG1的输出电阻开始对电容C充电，电路进入暂稳态。由于G1开通时输出电阻很小，可忽略不计。所以电容C充电的时间常数T=RC.要求在暂稳态期间输入电压U1回到低电平。，自动翻转随着电容C的充电Uc随之升高，电压U12也逐渐升高，当U12上升到G2的Uth时，U02下降，使U01上升，又使U12进一步增大。电路又产生是别一个正反应过程。正反应使G1迅速关闭。输出U01跃到高电平，G2迅速开通。输出U02跃到低电0。电路返回到初始的稳定状态。4，恢复过程暂稳态结束后，电容C通过电阻R，G的输入保护回路放电，使C上的电压恢复到初始状态时的0V。在使用微分型单稳态触发器时，输入触发脉冲U1的宽度应小于输出脉出脉冲的宽度，即〈，否那么电路不能正常工作。如出现〉的情况，可在触发信号源U1和G1输入端之间接入一个RdCd微分电路，如下图。具的输入微分电路的单稳态触发器根据以上分析画出时钟电路总接线图，如下所示：四：制作和调试〔1〕：根据设计所需，列主要器件清单：器件名称：用处及规格数量IC

CD40106整形1IC

CD4518计数2IC

74LS374锁存2IC

CD4543译码4IC

CD4060时钟产生1IC

CD40272分频1IC

CD4528单稳态1光电开关管

1晶体振荡器32.768k1LED数码显示

4除此外还有电容和电组假设干，供电电源等未列入清单。(1)主电路①译码、显示电路将各数码管的小数点位暂时不接，将各译码器的灭灯输人端先暂时接至无效状态，使电路能够正常显示。②四个十进制计数器用实验仪上的连续脉冲(方波)信号接至计数器的CP端，当四个十进制计数器分别调试正常后，将四位级连接起来，使之实现10000进制计数。这时需注意观察是否各位进位均正常。再将各计数器的异步置0端连在一起，暂时接地，观察是否实现置全O。〔2〕被测信号放大整形电路为便于调试，可自行设计一个频率可调的正弦波发生器，作为被测信号。也可以直接利用实验仪的连续脉冲(正弦波)信号。可利用示波器观察施密特触发器是否实现了波形的整形。〔3〕显示时间单稳态触发器、复原单稳态触发器先单独调试该局部电路，可用LED电平指示灯观察其输出信号。正确后与其他电路连接，可观察到当该局部电路完成后，能够得到设计要求的显示结果。2〕利用protel制图并采取手动布线，结果分别见附图〔1〕附图〔2〕。严格按所电路设计实施制作，力求一次成功。但在制作调试过程中仍遇到很大的困难。调试过程记录如下：(a)数码显示错误测量电压发现数码管显示错误，比方目标显示5，而实际显示3，分别测量数码管的f端和b端，发现管脚在制作印刷电路板f脚和b脚换位，以至产生此错误，互换后正常。(b)数码显示高低位数错误这是在设计初期没有想到的问题，protel布线后出来应该是反面辅铜板的线路，在制作时就非常注意这个问题。但是数码管排列成一字形后，没有考虑到高位在左边，低位在右边的问题，所以造成观察数据要倒着看。假设直接改变译码器到数码管之间的引线，势必会造成大面积改线，于是从计数器如手，将计数器的引线重新更改，信号计数脉冲从原先的高位引入，其它依次向后推。改后显示正常。(c)无法更新显示也就是在脉冲的上沿到来时，锁存器没有被触发，无法传递数据。检查CD4027〔1〕脚电压，发现没有秒脉冲，也就是说就没有高电平的上沿，当然锁存器也就无法得到触发脉冲。再测量CD4060〔3〕脚电压，发现电压在0.5V到4.6V之间来回抖动，频率在0.5秒左右，说明时钟产生电路完全正常，问题出在CD4027上，仔细检查其电路接线，发现第6脚的辅铜在腐蚀时被截短，将其重接上后恢复正常。(d)时钟电路的调试因频率很高，是否正常起振不好，检验，可通过观测后级电路是否有输出来进行检验。借助于频率计对CD4060进行测量，为不影响振荡工作，应该选择适当的引脚进行测量，最后选择在7端或者5端进行测量〔7端标准频率为2048HZ，5端为1024HZ〕。微调可变电容C2，使7脚〔或5脚〕输出接近2048HZ〔或1024HZ〕。五．电路设计的优缺点分析本电路具有测量精度高，调试制作简单等特点，但还存在许多缺乏之处有待改良：1．本电路总共使用12块集成，所以存在很大的亢余度，局部集成内部只用了1/6，造成浪费。如显示电路可以采用动态显示的方法，采用一体化的集成既译码锁存计数为一体的集成。2．对转速的测量单位为秒，因此就提供转速测量的功能来讲并不是最正确结果，应该是以分为单位。3现在测量方法实现的原理是以计数测频率，假设以测周期的方法〔既测量一转的周期〕，然后再进行数位转换便可以提供测量每分钟转速的功能。4精度理论计算：当LT＝1，RBI＝0且输入代码DCBA＝0000时，各段输出a～g均为低电平，与BCD码相应的字形熄灭，故称“灭零”。利用LT=1与RBI=0可以实现某一位的“消隐”。此时BI/RBO是输出端，且RBO=0。BI/RBO作为输出使用时，受控于LT和RBI。当LT＝1且RBI＝0，输入代码DCBA=0000时，RBO=0；假设LT=0或者LT＝1且RBI＝1，那么RBO=1。该端主要用于显示多位数字时，多个译码器之间的连接。从功能表还可以看出，对输入代码0000，译码条件是：LT和RBI同时等于1，而对其它输入代码那么仅要求LT＝1，这时候，译码器各段a～g输出的电平是由输入BCD码决定的，并且满足显示字形的要求输出脉冲宽度的计算单稳态触发器输出脉冲的宽度实际上是暂稳态维持的时间，用表示，它为电容C上的电压由低电平0V充到G2的 所需的时间。电路过渡达程公式为由式可得将时间t=t1作为计算起点，由前面的讨论可知：电容C充电的初始电压，充电电源电压为，即当时间t=时，充电时间常数T≈RC，将上述参数代入公式计算六．经验总结从总体上来看，电路设计制作还是比拟成功的，跟以往的制作相比，本次电路完全是在自己个人的思路下创作出来的，因此获得了很多的经验，综合如下：

1．设计思路是实施操作的扎实基石一个良好的设计思路，是电路的生命。宁愿在思路设计上多花上50%的时