数字钟的设计与仿真报告

山东大学威海分校信息工程学院模拟电路课程设计报告（数字时钟）08级通信一班王若愚学号2008008003072010/7/7实验目的：学习综合数字电子电路的设计、实现和调试方法。实验内容：设计一个24小时制的数字时钟。设计思路：由秒时钟信号发生器、计时电路和校时电路构成电路。秒时钟信号发生器可由振荡器和分频器构成。计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。关键词数字钟振荡器计数器译码显示仿真设计任务与要求:计时、显示精度到秒；有校时功能。采用中小规模集成电路设计。发挥：增加闹钟功能。2方案设计与论证该设计主要由以下几部分组成:震荡器、秒计数器、分计数器、时计数器、LED显示数码管、时间校准电路。数字钟数字显示部分，采用译码与二极管串联电路，将译码器、七段数码管连接起来，组成十进制数码显示电路，即时钟显示。要完成显示需要6个数码管，然后要实现时、分、秒的计时需要60进制计数器和24进制计数器，在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。60进制可能由10进制和6进制的计数器串联而成，频率振荡器可以由晶体振荡器分频来提供，也可以由555定时来产生脉冲并分频为1Hz。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时、校分。扩展电路必须在主题电路正常运行的情况下才能进行功能扩展。主体思路如图1所示：时时十位时个位分十位分个位秒十位秒个位24进制时计数60进制分计时60进制秒计时校时电路振荡器整点报时闹时拓展时钟显示电路图1电子数字钟系统组成框图3原理图的设计3.1总原理图图2电子数字钟总原理图3.2工作原理3.2.11Hz标准脉冲发生器振荡器可由晶振组成，也可以由555与RC组成的多谐振荡器。由555定时器得到2Hz的脉冲，然后由一个74LS290N组成一个分频器，经由分频器得到1Hz脉冲。功能主要是产生标准秒脉冲信号和提供功能扩展电路所需要的信号。图31Hz标准脉冲发生器图4555示波器视图3.2.2计数设计在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS161N的反馈置数法来实现十进制功能和六进制功能，根据74LS161的结构把输出端的0101（十进制为5）用一个与非门引到Load端便可置0，这样就实现了六进制计数。同样，在输出端的1001（十进制为9）用一个与非门引到Load端便可置0，这样就实现了十进制计数。在分和秒的进位时，用秒计数器的Load端接非门再接分计数器的CLK控制时钟脉冲，脉冲在下降沿来时计数器开始计数。时计数器可由两个十进制计数器串接并通过反向接成二十四制计数器。图5计时电路3.2.3校时电路校时电路由开关控制，一端接原进位电路，另一接总脉冲输入电路，这样当开关拨向总脉冲时，时计数器和分计数器可以跳过进位直电路接进行调试。555提供的2Hz脉冲可以更快速的校时。图6开关校时电路时3.2.4整点报时整点报时的功能要求时，每当数字钟计时快到整点时发出声响。由一个与非门控制电平，当59分59秒时电路接通，蜂鸣器发出声音图7整点报时蜂鸣器仿真图4闹钟功能闹钟的设计依据的是时计时器和分计时器。当时计数器、分计数器和闹钟电路完全相同时，激发蜂鸣器。通过同或电路，完成闹钟电路和计时电路的同或运算。图8闹钟电路图5实现的电路功能：本设计的电子数字钟能经振荡分频器、计数器、和显示电路将时间“时”“分”“秒”用数字的方式显示出来，并且可以通过校正电路使其准确工作，还有定时闹钟、整点报时功能。控制较简单，没有复杂电路。6总结：Multisim软件有时会出问题，在理论上可行的电路在调试中未必能显示出来，这就需要耐心、仔