《数字系统与逻辑设计》课件第9章

第9章数/模与模/数转换电路9.1数/模转换和模/数转换概述9.2

D/A转换器9.3

A/D转换器 9.1数/模转换和模/数转换概述

9.1.1数字系统框图一个典型的数字控制系统如图9－1－1所示。图9－1－1典型的数字控制系统

在图9－1－1中，A/D转换器是模拟量输入和模拟量输出通路中的核心部件。在实际控制系统中，非电物理量需要由传感器把它们转换成模拟电流或电压信号后，才能加到A/D转换器转换成数字量。

一般来说，传感器的输出信号只有微伏或毫伏级，需要采用高输入阻抗的运算放大器将这些微弱的信号放大到一定的幅度，有时候还要进行信号滤波，去掉各种干扰和噪声，保留所需要的有用信号。送入A/D转换器的信号大小与A/D转换器的输入范围不一致时，还需进行信号预处理。在数字控制系统中，若测量的模拟信号有几路或几十路，考虑到控制系统的成本，可采用多路开关对被测信号进行切换，使各种信号共用一个A/D转换器。多路切换的方法有两种：一种是外加多路模拟开关，如AD7501、AD7503、CD4097、CD4052等；另一种是选用内部带多路转换开关的A/D转换器，如ADC0809等。

若模拟信号变化较快，为了保证模/数转换的正确性，还需要使用采样保持器。

在输出通道，对那些需要用模拟信号驱动的执行机构，由计算机将经过运算决策后确定的控制量(数字量)送D/A转换器，转换成模拟量以驱动执行机构动作，完成控制过程。9.1.2模/数转换器(ADC)的主要性能参数

1.分辨率

分辨率表明A/D对模拟信号的分辨能力，由它确定能被A/D辨别的最小模拟量变化。一般来说，A/D转换器的位数越多，其分辨率越高。实际A/D转换器的分辨率通常为8、10、12、16位等。

2.量化误差

量化误差是在A/D转换中由于整量化产生的固有误差。量化误差在±1/2LSB(最低有效位)之间。

例如,一个8位的A/D转换器，它把输入电压信号分成28=256层，若它的量程为0~5V，那么，量化单位q为

q正好是A/D输出的数字量中最低位LSB=1时所对应的电压值。量化误差的绝对值是转换器的分辨率和满量程范围的函数。

3.转换时间

转换时间是A/D完成一次转换所需要的时间。一般转换速度越快越好，常见有高速(转换时间小于1μs)、中速(转换时间小于1ms)和低速(转换时间小于1s)等。

4.绝对精度

对于A/D转换器，绝对精度指的是对应于一个给定量，A/D转换器的误差，其误差大小由实际模拟量输入值与理论值之差来度量。

5.相对精度

对于A/D转换器，相对精度指的是满度值校准以后，任一数字输出所对应的实际模拟输入值(中间值)与理论值(中间值)之差。例如，对于一个8位0~+5V的A/D转换器，如果其相对误差为1LSB，则其绝对误差为19.5mV，相对误差为0.39%。9.1.3数/模转换器(DAC)的主要性能参数

1.转换精度

D/A转换器的转换精度通常用分辨率和转换误差来描述。

1)分辨率

分辨率是指D/A转换器模拟输出电压可能被分离的等级数。

输入数字量位数越多，输出电压可分离的等级越多，即分辨率越高。在实际应用中，往往用输入数字量的位数表示D/A转换器的分辨率。此外，D/A转换器也可以用能分辨的最小输出电压(此时输入的数字代码只有最低有效位为1，其余各位都是0)与最大输出电压(此时输入的数字代码各有效位全为1)之比给出。n位D/A转换器的分辨率可表示为。它表示D/A转换器在理论上可以达到的精度。

2)转换误差

转换误差的来源很多，如转换器中各元件参数值的误差、基准电源不够稳定和运算放大器的零漂的影响等。

D/A转换器的绝对误差(或绝对精度)是指输入端加入最大数字量(全1)时，D/A转换器的理论值与实际值之差。该误差值应低于LSB/2。

例如，一个8位的D/A转换器，对应最大数字量(FFH)的模拟理论输出值为所以实际值不应超过

2.线性误差

D/A的实际转换值偏离理想转换特性的最大偏差与满量程之间的百分比称为线性误差。

3.转换速度

D/A转换器的转换速度通常用建立时间和转换速率来描述。

1)建立时间(tset)

建立时间是指输入数字量变化时，输出电压变化到相应稳定电压值所需的时间。它一般用D/A转换器输入的数字量从全0变为全1时，输出电压达到规定的误差范围(±LSB/2)时所需的时间来表示。D/A转换器的建立时间较快，单片集成D/A转换器的建立时间最短可达0.1μs以内。

2)转换速率(SR)

转换速率是指大信号工作状态下模拟电压的变化率。

4.温度系数(温度灵敏度)

温度系数是指在输入不变的情况下，输出模拟电压随温度变化产生的变化量。一般用满刻度输出条件下温度每升高1℃，输出电压变化的百分数作为温度系数。一般D/A转换器的温度灵敏度为±50×10-6/℃。

5.输出电平

不同型号的D/A转换器的输出电平相差较大，一般为5V~10V，有的高压输出型的输出电平高达24V~30V。9.1.4DAC与ADC的分类

DAC与ADC的分类如图9－1－2所示。图9－1－2DAC与ADC的分类9.2.1

D/A转换器的基本原理

一个十进制数按照二进制数的按权展开式可以写成：其中，dn-1,dn-2,…,d1,d0为二进制各位的系数，而2n-1,2n-2,…,21,20表示各位二进制的权。一般来说，一个数字量可以用二进制代码按数位组合表示，对于有权码，每位代码都有一定的权，如果将每1位的代码按其权的大小转换成相应的模拟量，然后将这些模拟量相加，即可得到与数字量成正比的总模拟量，从而实现了数字—模拟转换。这就是构成D/A转换器的基本思路。电压输出型D/A转换器的功能框图如图9－2－1所示，D0～Dn-1是输入的n位二进制数，uo是与输入二进制数成比例的输出电压。图9－2－2所示是一个输入为3位二进制数时D/A转换器的转换特性，它具体而形象地反映了D/A转换器的基本功能。9.2

D/A转换器图9－2－1D/A转换器的功能框图图9－2－2

3位D/A转换器的转换特性9.2.2权电阻网络D/A转换器

权电阻网络D/A转换器的基本原理图如图9－2－3所示。这是一个4位权电阻网络D/A转换器。它由权电阻网络电子模拟开关和放大器组成。图9－2－3权电阻网络D/A转换器的基本原理图该电阻网络的电阻值是按4位二进制数的位权大小来取值的，位权最低位的电阻值最高(23R)，位权最高位的电阻值最低(20R)，位权从低位到高位电阻值依次减半。S0、S1、S2和S3为4个电子模拟开关，其状态分别受输入代码D0、D1、D2和D34个数字信号控制。输入代码Di为1时开关Si连到1端，连接到参考电压UREF上，此时有一支路电流Ii流向放大器的A节点。Di为0时开关Si连到0端直接接地，节点A处无电流流入。运算放大器为一反馈求和放大器，此处我们将它近似看做理想运放，有AU=∞，iI=0，RO=0，当接成深度负反馈时，有U+=U-=0，因此我们可得到流入节点A的总电流为将上述结论推广到n位权电阻网络D/A转换器，输出电压的公式可写成：Dn范围为0~2n-1,权电阻网络D/A转换器的优点是电路简单，电阻使用量少，转换原理容易掌握；其缺点是所用电阻依次相差一半，当需要转换的位数越多时，电阻差别就越大，在集成制造工艺上就越难以实现。为了克服这个缺点，通常采用T形或倒T形电阻网络D/A转换器。9.2.3倒T形电阻网络D/A转换器

倒T形电阻网络D/A转换器是目前较为常用的DAC。它采用R和2R两种电阻构成电阻网络，根据逐级分流传递原理和叠加原理实现数/模转换。4位倒T形电阻网络D/A转换器的原理图如图9－2－4所示。S0、S1、S2和S3为4个电子模拟开关，R-2R电阻解码网络呈倒T形，运算放大器A构成求和电路。Si由输入数码Di控制，当Di=1时，Si接运放反相输入端(“虚地”)，Ii流入求和电路；当Di=0时，Si将电阻2R接地。无论模拟开关Si处于何种位置，与Si相连的2R电阻均等效接“地”(地或虚地)。这样流经2R电阻的电流与开关位置无关，为确定值。图9－2－4倒T形电阻网络D/A转换器的原理图分析R-2R电阻解码网络不难发现，从每个接点向左看的二端网络等效电阻均为R，流入每个2R电阻的电流从高位到低位按2的整倍数递减。设由基准电压源提供的总电流为I(I=UREF/R)，则流过各开关支路(从右到左)的电流分别为I/2、I/4、I/8和I/16。于是可得总电流)2(2)2222(30413223140iiiREFREFDRUDDDDRUi.×=+++=å=å输出电压

将输入数字量扩展到位，可得n位倒T形电阻网络D/A转换器输出模拟量与输入数字量之间的一般关系式如下：

要使D/A转换器具有较高的精度，对电路中的参数有以下要求：

（1）基准电压稳定性好；

（2）倒T形电阻网络中R和2R电阻的比值精度要高；

（3）每个模拟开关的开关电压降要相等。为实现电流从高位到低位按2的整倍数递减，模拟开关的导通电阻也相应地按2的整倍数递增。

由于在倒T形电阻网络D/A转换器中，各支路电流直接流入运算放大器的输入端，它们之间不存在传输上的时间差。电路的这一特点不仅提高了转换速度，而且也减少了动态过程中输出端可能出现的尖脉冲。它是目前广泛使用的D/A转换器中速度较快的一种。常用的CMOS开关倒T形电阻网络D/A转换器的集成电路有AD7520（10位）、DAC1210（12位）和AK7546（16位高精度）等。9.2.4权电流型D/A转换器

尽管倒T形电阻网络D/A转换器具有较高的转换速度，但由于电路中存在模拟开关电压降，当流过各支路的电流稍有变化时，就会产生转换误差。为进一步提高D/A转换器的转换精度，可采用权电流型D/A转换器。

1.原理电路

权电流型D/A转换器的原理电路如图9－2－5所示。这组恒流源从高位到低位电流的大小依次为I/2、I/4、I/8、I/16。图9－2－5权电流型D/A转换器的原理电路当输入数字量的某一位代码Di=1时，开关Si接运算放大器的反相输入端，相应的权电流流入求和电路；当Di=0时，开关Si接地。分析该电路可得出

采用了恒流源电路之后，各支路权电流的大小均不受开关导通电阻和压降的影响，这就降低了对开关电路的要求，提高了转换精度。

2.采用具有电流负反馈的BJT恒流源电路的权电流D/A转换器

为了消除因各BJT发射极电压UBE的不一致性对D/A转换器精度的影响，图9－2－6中V3～V0均采用了多发射极晶体管，其发射极个数是8、4、2、1，即V3～V0发射极面积之比为8∶4∶2∶1。这样，在各BJT电流比值为8∶4∶2∶1的情况下，V3～V0的发射极电流密度相等，可使各发射结电压UBE相同。由于V3～V0的基极电压相同，所以它们的发射极E3、E2、E1、E0就为等电位点。在计算各支路电流时将它们等效连接后，可看出倒T形电阻网络与图9－2－6中的工作状态完全相同，流入每个2R电阻的电流从高位到低位依次减少1/2，各支路中电流分配比例满足8∶4∶2∶1的要求。图9－2－6权电流D/A转换器的实际电路

基准电流IREF产生电路由运算放大器A2、R1、Vr、R和-UEE组成，A2和R1、Vr的cb结组成电压并联负反馈电路，以稳定输出电压，即Vr的基极电压。Vr的cb结、电阻R到-UEE为反馈电路的负载，由于电路处于深度负反馈，根据虚短的原理，其基准电流为

由倒T形电阻网络分析可知，IE3=IREF/2，IE2=IREF/4，IE1=I

REF/8，IE0=IREF/16，于是可得输出电压为可推得n位倒T形权电流D/A转换器的输出电压为(9－2－1)

该电路的特点为，基准电流仅与基准电压UREF和电阻R1有关，而与BJT、R、2R电阻无关。这样，电路降低了对BJT参数及R、2R取值的要求，对于集成化十分有利。由于在这种权电流D/A转换器中采用了高速电子开关，因此电路还具有较高的转换速度。采用这种权电流型D/A转换电路生产的单片集成D/A转换器有AD1408、DAC0806、DAC0808等。这些器件都采用双极型工艺制作，工作速度较高。

3.权电流型D/A转换器应用举例

图9－2－7是权电流型D/A转换器DAC0808的电路结构框图，图中D0～D7是8位二进制数字量输入端。图9－2－7权电流型D/A转换器DAC0808的电路结构框图

Io是求和电流的输出端。UREF+和UREF-接基准电流发生电路中运算放大器的反相输入端和同相输入端。COMP供外接补偿电容之用。UCC和UEE为正负电源输入端。

用DAC0808这类器件构成的D/A转换器时需要外接运算放大器和产生基准电流用的电阻R1，如图9－2－8所示。

在UREF=10V、R1=5kΩ、RF=5kΩ的情况下，根据式(9－2－1)可知输出电压为当输入的数字量在全0和全1之间变化时，输出模拟电压的变化范围为0～9.96V。图9－2－8

DAC0808D/A转换器的典型应用9.2.5常用集成D/A转换器简介

1.引脚功能

DAC0832的逻辑功能框图和引脚图如图9－2－9所示。各引脚的功能说明如下：

IOUT2

：DAC电流输出2，IOUT1+IOUT2=常数。

RFB

：反馈电阻。

Vref

：参考电压输入，可在+10V～－10V之间选择。

VCC

：数字部分的电源输入端，可在+5V～+15V范围内选取，+15V时为最佳工作状态。

AGND：模拟地。

DGND：数字地。图9－2－9

DAC0832的逻辑功能框图和引脚图

2.工作方式

1)双缓冲方式

DAC0832包含输入寄存器和DAC寄存器两个数字寄存器，因此称为双缓冲,即数据在进入倒T形电阻网络之前，必须过两个独立控制的寄存器。这对使用者是非常有利的：首先，在一个系统中，任何一个DAC都可以同时保留两组数据;其次，双缓冲允许在系统中使用任何数目的DAC。

2.工作方式

(1)双缓冲方式

DAC0832包含输入寄存器和DAC寄存器两个数字寄存器，因此称为双缓冲。即数据在进入倒T型电阻网络之前，必须过两个独立控制的寄存器。这对使用者是非常有利的：首先，在一个系统中，任何一个DAC都可以同时保留两组数据，其次，双缓冲允许在系统中使用任何数目的DAC。图9－2－10

DAC0832的三种工作方式 9.3

A/D转换器

9.3.1

A/D转换的基本原理

1.一般步骤

在A/D转换器中，因为输入的模拟信号在时间上是连续量，而输出的数字信号代码是离散量，所以进行转换时必须在一系列选定的瞬间(亦即时间坐标轴上的一些规定点上)对输入的模拟信号取样，然后再把这些取样值转换为输出的数字量。因此，一般的A/D转换过程是通过取样、量化和编码这三个步骤完成的。

2.取样定理

根据奈奎斯特定理，在进行模拟/数字信号的转换过程中，当采样频率fs大于信号中最高频率fmax的2倍时，采样之后的数字信号完整地保留了原始信号中的信息，一般实际应用中保证采样频率为信号最高频率的5～10倍。如图9－3－1所示，用取样信号us表示模拟信号uI，必须满足：

fs≥2fImax

式中fs为取样频率，fImax为输入信号uI的最高频率分量的频率。图9－3－1模拟量到数字量的转换过程在满足取样定理的条件下，可以用一个低通滤波器将信号us还原为uI，这个低通滤波器的电压传输系数|A(f)|在低于fImax的范围内应保持不变，而在fs-fImax以前应迅速下降为零，如图9－3－2所示。因此，取样定理规定了A/D转换的频率下限。图9－3－2取样由于每次把取样电压转换为相应的数字量都需要一定的时间，所以在每次取样以后，必须把取样电压保持一段时间。可见，进行A/D转换时所用的输入电压，实际上是每次取样结束时的uI值。

3.量化和编码

我们知道，数字信号不仅在时间上是离散的，而且在数值上的变化也不是连续的。这就是说，任何一个数字量的大小，都是以某个最小数量单位的整倍数来表示的。因此，在用数字量表示取样电压时，也必须把它化成这个最小数量单位的整倍数，这个转化过程就叫做量化。所规定的最小数量单位叫做量化单位，用Δ表示。显然，数字信号最低有效位中的1表示的数量大小就等于Δ。把量化的数值用二进制代码表示，称为编码。这个二进制代码就是A/D转换的输出信号。既然模拟电压是连续的，那么它就不一定能被Δ整除，因而不可避免地会引入误差，我们把这种误差称为量化误差。在把模拟信号划分为不同的量化等级时，用不同的划分方法可以得到不同的量化误差。

假定需要把0～+1V的模拟电压信号转换成3位二进制代码，这时便可以取Δ=(1/8)V，并规定凡数值在0～(1/8)V之间的模拟电压都当做0×Δ看待，用二进制的000表示；凡数值在(1/8)V～(2/8)V之间的模拟电压都当做1×Δ看待，用二进制的001表示;……如图9－3－3(a)所示。不难看出，最大的量化误差可达Δ，即(1/8)V。图9－3－3划分量化电平的两种方法为了减小量化误差，通常采用图9－3－3(b)所示的划分方法，取量化单位Δ=(2/15)V，并将000代码所对应的模拟电压规定为0～(1/15)V，即0～Δ/2。这时，最大量化误差将减小为Δ/2=(1/15)V。这个道理不难理解，因为现在把每个二进制代码所代表的模拟电压值规定为它所对应的模拟电压范围的中点，所以最大的量化误差自然就缩小为Δ/2了。9.3.2取样－保持电路

1.电路组成及工作原理

如图9－3－4所示，N沟道MOS管V作为取样开关用。

当控制信号uL为高电平时，V导通，输入信号uI经电阻Ri和V向电容Ch充电。若取Ri=RF，则充电结束后uo=-ui=uC。

当控制信号返回低电平，V截止。由于Ch无放电回路，所以uo的数值被保存下来。

图9－3－4所示取样－保持电路的缺点是,取样过程中需要通过Ri和V向Ch充电，所以使取样速度受到了限制。同时，Ri的数值又不允许取得很小，否则会进一步降低取样电路的输入电阻。图9－3－4取样－保持电路的基本形式

2.改进电路及其工作原理

图9－3－5是单片集成取样－保持电路LE198的电路原理图及符号，它是一个经过改进的取样－保持电路。图中A1、A2是两个运算放大器，S是电子开关，L是开关的驱动电路，当逻辑输入uL为高电平时，S闭和；uL为低电平时，S断开。

当S闭合时，A1、A2均工作在单位增益的电压跟随器状态，所以u

o=uo′=ui。如果将电容Ch接到R2的引出端和地之间，则电容上的电压也等于ui。当uL返回低电平以后，虽然S断开了，但由于Ch上的电压不变，所以输出电压uo的数值得以保持下来。图9－3－5单片集成取样－保持电路LE198的电路原理图及符号在S再次闭合以前的这段时间里，如果ui发生变化，uo′可能变化非常大，甚至会超过开关电路所能承受的电压，因此需要增加VD1和VD2构成保护电路。当uo′比uo所保持的电压高(或低)一个二极管的压降时，VD1(或VD2)导通，从而将uo′限制在ui+uD以内。而在开关S闭合的情况下，uo′和uo相等，故VD1和VD2均不导通，保护电路不起作用。9.3.3并行比较型A/D转换器

3位并行比较型A/D转换器的原理电路如图9－3－6所示，它由电压比较器、寄存器和代码转换器三部分组成。图9－3－6

3位并行比较型A/D转换器的原理电路表9－3－13位并行ADC量化编码表并行A/D转换器具有如下特点：

(1)由于转换是并行的，其转换时间只受比较器、触发器和编码电路延迟时间限制，因此转换速度最快。

(2)随着分辨率的提高，元件数目要按几何级数增加。一个n位转换器，所用的比较器个数为2n-1，如8位的并行A/D转换器就需要2n-1=28-1=255个比较器。由于位数愈多，电路愈复杂，因此制成分辨率较高的集成并行A/D转换器是比较困难的。

(3)使用这种含有寄存器的并行A/D转换电路时，可以不用附加取样－保持电路，因为比较器和寄存器这两部分也兼有取样－保持功能,这也是该电路的一个优点。9.3.4逐次比较型A/D转换器

逐次比较型A/D转换器就是将输入模拟信号与不同的参考电压做多次比较，使转换所得的数字量在数值上逐次逼近输入模拟量的对应值。

采用逐次逼近法的A/D转换器由一个比较器、D/A转换器、缓冲寄存器及控制逻辑电路组成，如图9－3－7所示。图9－3－7逐次逼近法A/D转换器逐次逼近法的转换过程是：初始化时将逐次逼近寄存器各位清零；转换开始时，先将逐次逼近寄存器最高位置1，送入D/A转换器，经D/A转换后生成的模拟量uo送入比较器，与送入比较器的待转换的模拟量ui进行比较，若uo<ui，该位1被保留，否则被清除。然后再置逐次逼近寄存器次高位为1，将寄存器中新的数字量送D/A转换器，输出的uo再与ui比较，若uo<ui，该位1被保留，否则被清除。重复此过程，直至逼近寄存器最低位。转换结束后，将逐次逼近寄存器中的数字量送入缓冲寄存器，得到数字量的输出。逐次逼近的操作过程是在一个控制电路的控制下进行的。9.3.5常用集成A/D转换器简介

A/D转换器ADC0809是一种普遍使用且成本较低的、由National半导体公司生产的CMOS材料转换器。它具有8个模拟量输入通道，可在程序控制下对任意通道进行A/D转换，得到8位二进制数字量。其主要技术指标如下：

①电源电压：5V。

②分辨率：8位。

③时钟频率：640kHz。

④转换时间：100μs。

⑤未经调整误差：1/2LSB和1LSB。

⑥模拟量输入电压范围：0~5V。

⑦功耗：15mW。图9－3－8

ADC0809的内部结构图图9－3－8中ADC0809内部各单元的功能如下：

(1)通道选择开关:

8选1模拟开关，实现分时采样8路模拟信号。

(2)通道地址锁存和译码:通过ADDA、ADDB、ADDC三个地址选择端及译码作用控制通道选择开关。

(3)逐次逼近A/D转换器:包括比较器、8位开关树型D/A转换器及逐次逼近寄存器。转换的数据从逐次逼近寄存器传送到8位锁存器后经三态门输出。

(4)8位锁存器和三态门:当输入允许信号OE有效时，打开三态门，将锁存器中的数字量经数据总线送到CPU。由于ADC0809具有三态输出，因而数据线可直接挂在CPU数据总线上。图9－3－9

ADC0809引脚图图9－3－9给出了ADC0809转换器的引脚图，各引脚功能如下：

IN0~IN7：8路模拟输入通道。

D0~D7：8位数字量输出端。

START：启动转换命令输入端，由1→0时启动A/D转换，要求信号宽度大于100ns。

OE：输出使能端，高电平有效。

ADDA、ADDB、ADDC：地址输入线，用于选通8路模拟输入中的一路进入A/D转换。其中ADDA是LSB位，这三个引脚上所加电平的编码为000~111，分别对应IN0~IN7。例如，当ADDC=0，ADDB=1，ADDA=1时，选中IN3通道。

ALE：地址锁存允许信号,用于将ADDA~ADDC三条地址线送入地址锁存器中。

EOC：转换结束信号输出。转换完成时，EOC的正跳变可用于向CPU申请中断，其高电平也可供CPU查询。

CLK：时钟脉冲输入端，要求时钟频率不高于640kHz。

REF(+)、REF(－)：基准电压，一般与微机接口时，REF(－)接0V或-5V，REF(+)[JP]接+5V或0V。

ADC0809的接口设计需考虑的问题如下：

(1)DDA、ADDB、ADDC三端可直接连接到CPU地址总线A0、A1、A2三端，但此种方法占用的I/O口地址多。每一个模拟