单片机原理及应用（第二版） 课件 第6章 高性能微处理器

第6章高性能微处理器6.18位高性能微处理器C8051F0406.216位微处理器MSP430F1496.332位微处理器STM32F103

6.18位高性能微处理器C8051F040

6.1.1C8051F040单片机简介C8051F040单片机是完全集成的混合信号系统级芯片，具有与8051兼容的微控制器内核，与MCS-51指令集完全兼容。除了具有标准8052的数字外设部件之外，片内还集成了数据采集和控制系统中常用的模拟部件和其他数字外设及功能部件。

C8051F040的特征如下：

25MIPS8051CPU；

4352B的RAM；

外部数据存储接口；

 5个16位定时器，可编程计数器阵列(PCA)；

12位ADC：100kb/s，8位ADC：500kb/s；

12位DAC；

JTAG非侵入式在系统调试；

64KBFlash；

CAN2.0B，32个目标信息；

两个UART，SPI，SMBus/I2C；

 64个I/O口；

 60V输入的PGA；

有比较器、电压基准、温度传感器；

工作温度为 -40℃～+85℃，采用TQFP-100封装。

C8051F040单片机的内部结构框图和引脚图如图6.1所示，各引脚的定义如表6.1所示。

图6.1C8051F040单片机的内部结构框图和引脚图图6.1C8051F040单片机的内部结构框图和引脚图

6.1.2C8051F处理器特性

1．CIP-51内核

C8051F040单片机采用流水线结构，机器周期由标准的12个系统时钟周期降为1个系统时钟周期，处理能力大大提高，峰值性能可达25MIPS(百万条指令/秒)。C8051F040单片机是真正能独立工作的片上系统(SOC)。MCU能有效地管理模拟和数字外设，可以关闭单个或全部外设以节省功耗。

CIP-51指令与MCS-51指令系统全兼容，共有111条指令。表6.2为指令数所对应的时钟周期数。

图6.2是几个典型MCU指令的执行速度对照图。图6-2MCU指令的执行速度

2．运行模式

CIP-51有两种可软件编程的电源管理方式：空闲和停机。在空闲方式，CPU停止运行，而外设和时钟处于活动状态。在停机方式，CPU停止运行，所有的中断和定时器(时钟丢失检测器除外)都处于非活动状态，系统时钟停止。由于在空闲方式下时钟仍然运行，因此功耗与进入空闲方式之前的系统时钟频率和处于活动状态的外设数目有关。停机方式消耗最少的功率。

每个模拟外设在不用时都可以被禁止，使其进入低功耗方式。

(1)空闲方式：将空闲方式选择位(PCON.0)置1将使CIP-51停止CPU运行并进入空闲方式，在执行完对该位置1的指令后，MCU立即进入空闲方式。在空闲方式下，所有内部寄存器和存储器都保持原来的数据不变。所有模拟和数字外设在空闲方式期间都可以保持活动状态。

(2)停机方式：将停机方式选择位(PCON.1)置1将使CIP-51进入停机方式，在执行完对该位置1的指令后，MCU立即进入停机方式。在停机方式，CPU和振荡器都被停止，实际上所有的数字外设都停止工作。在进入停机方式之前，必须关闭每个模拟外设，只有内部或外部复位能结束停机方式。复位时，CIP-51进行正常的复位过程并从地址0x0000开始执行程序。

3．中断系统

标准的8051只有5个中断源。C8051F040单片机扩展了中断处理，这对于实时多任务系统的处理是很重要的。扩展的中断系统向CIP-51提供了20个中断源，允许大量的模拟和数字外设中断。一个中断处理需要较少的CPU干预，却有更高的执行效率。表6.3为中断一览表。

6.1.3存储器组织结构

1．数据存储器

CIP-51具有标准8051的程序和数据地址配置。片内存储器组织图如图6.3所示，包括256B的RAM，其中高128B只能用直接寻址访问的SFR地址空间方式访问；低128B可用直接或间接寻址方式访问，前32B为四个通用工作寄存器区，接下来的16B既可以按字节寻址也可以按位寻址。C8051F040除了内部可扩展4KB数据RAM外，片外还可扩展至64KB数据RAM。图6.3片内存储器组织图

2．程序存储器

C8051F040单片机程序存储器为64KB的Flash存储器，该存储器可按512B为一扇区编程，也可以在线编程，且不需在片外提供编程电压。该程序存储器未用到的扇区均可由用户按扇区作为非易失性数据存储器使用。

6.1.4外围设备

1．交叉开关

交叉开关功能框图如图6.4所示。图6.4交叉开关功能框图

2．定时器

图6.5所示为定时器0和定时器1的功能框图；图6.6所示为定时器2、定时器3和定时器4的功能框图。图6.5定时器0和定时器1的功能框图图6.6定时器2、定时器3和定时器4的功能框图

3．比较器

C8051F040内部有三个电压比较器，比较器功能框图如图6.7所示。图6.7比较器功能框图

4．模/数转换器

C8051F040具有一个12位模/数转换器ADC0和一个8位模/数转换器ADC2。其中，ADC0子系统包括一个9通道的可编程模拟多路选择器(AMUX0)，一个可编程增益放大器(PGA0)和一个100ks/s、12位分辨率的逐次逼近寄存器型ADC，ADC中集成了跟踪保持电路和可编程窗口检测器。AMUX0、PGA0、数据转换方式及窗口检测器都可用软件通过特殊功能寄存器来控制。只有当ADC0控制寄存器中的AD0EN位被置1时ADC0子系统(ADC0、跟踪保持器和PGA0)才被允许工作。当AD0EN位为0时，ADC0子系统处于低功耗关断方式。ADC0功能框图如图6.8所示。图6.8ADC0功能框图

除了12位的ADC子系统ADC0之外，C8051F040还有一个8位ADC子系统，即ADC2，它有一个8通道输入多路选择器和可编程增益放大器。该ADC工作在500ks/s的最大采样速率时可提供真正的8位精度。ADC2的电压基准可以在模拟电源电压(AV+)和外部VREF引脚之间选择。用户可以通过软件将ADC2置于关断状态以节省功耗。ADC2的可编程增益放大器的增益可以被编程为0.5、1、2或4。ADC2也有灵活的转换控制机制，允许用软件命令(AD2BUSY位写1)、定时器(Timer2或Timer3)溢出或外部信号输入(CNVSTR)启动ADC2转换；用软件命令(AD0BUSY位写1)可以使ADC2与ADC0同步转换，ADC2功能框图如图6.9所示。图6.9ADC2功能框图

5．数/模转换器

C8051F040内部有两个12位电压输出的DAC，12位DAC功能框图如图6.10所示。

图6.1012位DAC功能框图

6．UART0串行通信

UART0具有硬件地址识别和错误检测功能。UART0可以工作在全双工异步方式或半双工同步方式，并支持多处理器通信。接收数据被暂存于一个保持寄存器中，这就允许UART0在软件尚未读取前一个数据字节的情况下开始接收第二个输入数据字节。一个接收覆盖位用于指示新的接收数据已被锁存到接收缓冲器而前一个接收数据尚未被读取。图6.11所示为UART0的功能框图。图6.11UART0的功能框图

7．UART1串行通信

UART1是一个异步、全双工串口，它提供标准8051串行口的方式1和方式3。UART1具有增强的波特率发生器电路，多个时钟源可用于产生标准波特率。接收数据缓冲机制允许UART1在软件尚未读取前一个数据字节的情况下开始接收第二个输入数据字节。

图6.12所示为UART1的功能框图。图6.12UART1的功能框图

8．SPI总线

串行外设接口(SPI0)提供了一个可灵活访问的全双工串行总线。SPI0可以作为主器件或从器件，有3线工作方式和4线工作方式，并支持在同一总线上连接多个主器件和从器件。从选择信号(NSS)可以被配置为输入，以选择从方式下的SPI0，或在多主环境中禁止主器件方式操作，以避免两个以上主器件试图同时进行数据传输时产生冲突。NSS还可以被配置为主方式下的片选输出，或在3线操作时被禁止。在主方式下，可以用通用端口I/O引脚选择多个从器件。图6.13所示为SPI0的功能框图。

图6.13SPI0的功能框图

9．SMBus总线

SMBusI/O接口是一个双线双向的串行总线。与I2C串行总线兼容并完全符合系统管理总线规范1.1版。系统控制器对总线的读/写操作都是以字节为单位的，由SMBus接口控制数据的串行传输。可以采用延长时钟低电平时间的方法协调同一总线上不同速度的器件。图6.14所示为SMBus的功能框图。图6.14SMBus的功能框图

10．CAN总线控制器

C8051F040具有控制器局域网(CAN)控制器，用CAN协议进行串行通信。SiliconLabsCAN控制器符合Bosch规范2.0A(基本CAN)和2.0B(全功能CAN)，方便了在CAN网络上的通信。CAN控制器包含一个CAN核、消息RAM(独立于CIP-51的RAM)、消息处理状态机和控制寄存器。SiliconLabsCAN是一个协议控制器，不提供物理层驱动器(即收发器)。

图6.15所示为CAN的功能框图。图6.15CAN的功能框图

11．JTAG调试和边界扫描

由于所用芯片的引脚多，元器件体积小，板的密度特别大，根本没有办法进行下探针测试。于是产生了一种新的测试技术——联合测试行为组织(JointTestActionGroup，JTAG)。这种新的测试方法即边界扫描(BoundaryScan)测试规范，简称JTAG标准。JTAG主要应用于电路的边界扫描测试和可编程芯片的在线系统编程。

6.216位微处理器MSP430F149

6.2.1MSP430F14x系列单片机简介德州仪器公司的MSP430系列是一种超低功耗微控制器系列，由针对各种不同应用模块组合特性的多种型号单片机组成，可适应不同应用层次的需求。在硬件架构上，MSP430提供了五种低功耗模式，可最大限度地延长手持设备的电池寿命。

MSP430F149的特征如下：

低电源电压范围：1.8～3.6V。

超低功耗：

待机模式：1.6μA；

关闭模式(RAM保持)：0.1μA；

活动模式：280μA(1MHz，2.2V下)。

图6.16MSP430F149单片机内部结构框图和引脚图图6.16MSP430F149单片机内部结构框图和引脚图

6.2.2MSP430处理器特性

1．CPU

MSP430处理单元具有16位RISC结构，这种结构对应用程序开发高度透明。除了程序流程控制指令之外的所有操作都需通过寄存器操作来执行，寄存器作为源操作数时具有七种寻址方式，作为目的操作数时具有四种寻址方式。

MSP430处理器内部寄存器如图6.17所示图6.17MSP430处理器内部寄存器

2．指令集

指令集为这种寄存器结构提供了一种强大和易用的汇编语言。这个指令集由三种格式和七种寻址方式的51条指令组成，表6.5给出了三类指令格式的总结和例子，寻址方式在表6.6中列出。

3．运行模式

MSP430具有一种程序运行模式和五种软件可选的低功耗运行模式。一个中断事件可以将芯片从五种低功耗模式中的任何一种唤醒为请求服务并在从中断程序返回时恢复低功耗模式。

下列六种运行模式由软件配置：

4．中断向量地址

如表6.7所示，中断向量和上电启动地址位于存储器中0FFFFh-0FFE0h的地址范围内，各向量包含相应中断处理程序指令序列的16位地址。

5．特殊功能寄存器

大多数中断和模块的使能位被集中于最低地址空间，有分配功能用途的特殊功能寄存器位在物理上并不存在于器件中，这种安排可提供简单的软件访问。

1)中断使能寄存器1和2

中断使能寄存器1各位定义如下：

中断使能寄存器2各位定义如下：

2)中断标志寄存器1和2

中断使能寄存器1各位定义如下：

3)模块使能寄存器1和2

中断使能寄存器1各位定义如下：

6.2.3存储器组织结构

1．存储器组织

存储器地址空间及功能的组织结构如表6.8所示。

2．引导装载程序(BootStrapLoader，BSL)

MSP430的引导装载程序允许用户通过UART接口对闪速存储器或RAM进行编程。各种写、读和擦除操作需要正确的下载环境，具体如下：

3．闪速存储器

闪速存储器可通过JTAG接口、BSL或者微处理器内核CPU进行访问。闪速存储器的特征包含如下几点：

闪速存储器有n段主存储器和每段128B的两段信息存储器(A和B)，主存储器每个段长为512B。

段0到n可以一步擦除，也可以每段分别擦除。

段A和B可以分别擦除，或与段0到n作为一组擦除；段A和B也可称作信息存储器。

由于生产测试的需要，新出厂器件的信息存储器可能存在被写入一些数据的可能，所以用户在初次使用前应先对存储器进行一次擦除。

6.2.4外围设备

MSP430的片内外围设备通过数据总线、地址总线和控制总线与CPU相连，用户可通过内存操作指令对其进行操作。

1．数字I/O

有6个8位端口，即P1到P6，其功能如下：

所有单个I/O口均可独立编程；

任何输入、输出和中断条件的组合都是可能的；

端口P1和P2的所有8位都支持外部事件的中断处理；

支持所有指令对端口控制寄存器的读/写访问。

2．振荡器和系统时钟

MSP430F14x系列微处理器的时钟系统由一个32768Hz的晶体振荡器和一个内部DCO及一个高频晶体振荡器与几个基本时钟模块组成。基本时钟模块是为了满足低系统成本和低功耗的要求而设计的。内部DCO提供了一个可快速开启的时钟源，稳定时间小于6μs。

基本时钟模块提供了以下时钟信号：

辅助时钟(ACLK)，由32768Hz晶振或高频晶振产生；

主时钟(MCLK)，提供CPU的系统时钟；

次主时钟(SMCLK)，提供外围设备模块的子系统时钟。

3．看门狗定时器

看门狗定时器(WDT)模块的主要功能是在软件发生混乱之后执行一次受控系统重启，如果选定的时间间隔到期，将发生一次系统复位。如果应用中不需要看门狗功能，则看门狗定时器模块也可以作为一个定时器使用。

4．硬件乘法器

乘法操作由一个专门的外围模块支持，模块执行16×16、16×8、8×16、8×8位操作，模块能够支持有符号和无符号乘法以及有符号和无符号的乘加操作，在操作数装载到外设寄存器以后，操作结果能够被立即访问，无需另外的时钟周期。

5．USART0和USART1

在MSP430F14x中有两个USART外设：USART0和USART1。两者具有相同的功能，它们用不同的引脚通信，用不同的寄存器控制模块。相同功能的寄存器具有不同的地址。

通用同步/异步接口是一个用于串行通信的专门的外设模块，利用双缓冲的发送和接收通道，USART支持同步SPI(3或4个脚)和异步UART通信协议，7位或8位长度的数据流能够按一个由程序或外部时钟确定的速率传送。UART模块选项允许仅接收一个完整帧的第一个字节，然后应用软件来判决是否成功处理了数据。

6．比较器_A

比较器模块的主要功能是支持A/D应用中的精密斜率转换、电池电压监管和外部模拟信号监控。比较器被连接到端口引脚P2.3(正端)和P2.4(负端)上。比较器通过CACTL寄存器中的8个位控制。

7．ADC12

ADC12模块支持快速12位模/数转换，它由一个12位逐次逼近转换技术内核、采样选择控制、参考输出和16位的转换与控制缓冲区构成。这个转换和控制缓冲区允许多达16个独立ADC采样样本被转换并存储，采样过程不需要任何CPU介入。

8．定时器_A3

定时器_A3模块提供一个16位计数器和3个捕获/比较寄存器。定时器_A3可以支持多个捕获/比较、PWM输出和间隔定时。定时器_A3还具有扩展中断的功能。计数器溢出和每一个捕获/比较寄存器都可能产生中断。

9．定时器_B7

定时器_B7模块提供一个16位计数器和7个捕获/比较寄存器。定时器_B7可以支持多个捕获/比较、PWM输出和间隔定时。定时器_B7还具有扩展中断的功能。计数器溢出和每一个捕获/比较寄存器都可能产生中断。

6.332位微处理器STM32F1036.3.1STM32F103xx系列单片机简介STM32F103xx增强型系列单片机使用高性能的ARM®Cortex™-M332位的RISC内核，工作频率为72MHz，内置高速存储器(高达512KB的闪存和64KB的SRAM)，丰富的增强I/O端口和连接到两条APB总线的外设。所有型号的器件都包含3个12位的ADC、4个通用16位定时器和2个PWM定时器，还包含标准和先进的通信接口：多达2个I2C接口、3个SPI接口、2个I2S接口、1个SDIO接口、5个USART接口、1个USB接口和1个CAN接口。

STM32F103xx的特征如下：

内核：ARM32位的Cortex™-M3CPU：

—最高72MHz工作频率，在存储器的0等待周期访问时可达1.25DMips/ MHz(Dhrystone2.1)；

—单周期乘法和硬件除法。

存储器：

——256～512KB的闪存程序存储器；

——高达64KB的SRAM。

时钟、复位和电源管理：

——2.0～3.6V供电和I/O引脚；

——上电/断电复位(POR/PDR)、可编程电压监测器(PVD)；

——4～16MHz晶体振荡器；

——内嵌经出厂调校的8MHz的RC振荡器；

——内嵌带校准的40kHz的RC振荡器和32kHz的RTC振荡器。

低功耗：

——睡眠、停机和待机模式；

——VBAT为RTC和后备寄存器供电。

 3个12位模/数转换器，1μs转换时间(多达21个输入通道)。

 2通道12位D/A转换器。

 DMA：12通道DMA控制器。其支持的外设有：定时器、ADC、DAC、SDIO、I2S、SPI、I2C和USART。

调试模式：

——串行单线调试(SWD)和JTAG接口；

——Cortex-M3内嵌跟踪模块(ETM)。

多达112个快速I/O端口：

——51/80/112个多功能双向的I/O口，所有I/O口可以映像到16个外部中断；

——几乎所有端口均可接收5V信号。

多达11个定时器：

——多达4个16位定时器，每个定时器有多达4个用于输入捕获/输出比较/PWM或脉冲计数的通道和增量编码器输入；

——2个16位带死区控制和紧急刹车、用于电机控制的PWM高级控制定时器；

——2个看门狗定时器(独立的和窗口型的)；

——系统时间定时器：24位自减型计数器；

——2个16位基本定时器用于驱动DAC。

多达13个通信接口：

——多达2个I2C接口(支持SMBus/PMBus)；

——多达5个USART接口(支持ISO7816、LIN、IrDA接口和调制解调控制)；

——多达3个SPI接口(18Mb/s)，2个可复用的I2S接口；

——CAN接口(2.0B主动)；

——USB2.0全速接口；

——SDIO接口。

CRC计算单元，96位的芯片唯一代码。

ECOPACK®封装。

器件型号列表如下：

STM32F103RE单片机内部结构框图和引脚图如图6.18所示，各引脚的定义如表6.9所示。

图6.18STM32F103RE单片机内部结构框图和引脚图

6.3.2STM32F103xx器件一览

表6.10给出了STM32F103xC、STM32F103xD和STM32F103xE器件功能与配置说明。

6.3.3系列之间的全兼容性

STM32F103xx是一个完整的系列，其成员之间是完全地脚对脚兼容，软件和功能上也兼容。在参考手册中，STM32F103x4和STM32F103x6被归为小容量产品，TM32F103x8和STM32F103xB被归为中等容量产品，STM32F103xC、STM32F103xD和STM32F103xE被归为大容量产品。

STM32F103x4、STM32F103x6、STM32F103xC、STM32F103xD和STM32F103xE可直接替换中等容量的STM32F103x8/B产品，为用户在产品开发中尝试使用不同的存储容量提供了更大的自由度。表6.11详细介绍了STM32F103xx系列产品的相关信息。

6.3.4ARM®的Cortex™-M3处理器特性

1．CPU

ARM的Cortex™-M3处理器是最新一代的嵌入式ARM处理器，它为实现MCU的需要提供了低成本的平台，缩减了引脚数目，降低了系统功耗，同时提供了卓越的计算性能和先进的中断系统响应。

2．CRC(循环冗余校验)计算单元

CRC(循环冗余校验)计算单元使用一个固定的多项式发生器，从一个32位的数据字产生一个CRC码。在众多的应用中，基于CRC的技术被用于验证数据传输或存储的一致性。在EN/IEC60335-1标准的范围内，它提供了一种检测闪存存储器错误的手段，CRC计算单元可以用于实时地计算软件的签名，并与在链接和生成该软件时产生的签名对比。

3．时钟与启动

系统时钟的选择是在启动时进行的，复位时内部8MHz的RC振荡器被选为默认的CPU时钟，随后可以选择外部的、具有失效监控的4～16MHz时钟；当检测到外部时钟失效时，它将被隔离，系统将自动地切换到内部的RC振荡器，如果使能了中断，软件可以接收到相应的中断。同样，在需要时可以采取对PLL时钟完全的中断管理(如当一个间接使用的外部振荡器失效时)。

4．自举模式

在启动时，通过自举引脚可以选择三种自举模式中的一种，包括从程序闪存存储器自举，从系统存储器自举以及从内部SRAM自举，自举加载程序(Bootloader)存放于系统存储器中，可以通过USART1对闪存重新编程。

5．供电方案

ARM的CortexTM—M3处理器电源引脚连接方案如图6.19所示。图6.19电源引脚连接方案

6．供电监控器

本产品内部集成了上电复位(POR)/掉电复位(PDR)电路，该电路始终处于工作状态，保证系统在供电超过2V时工作；当VDD低于设定的阈值(VPOR/PDR)时，置器件于复位状态，而不必使用外部复位电路。器件中还有一个可编程电压监测器(PVD)，它监视VDD/VDDA供电并与阈值VPVD比较，当VDD低于或高于阈值VPVD时产生中断，中断处理程序可以发出警告信息或将微控制器转入安全模式。PVD功能需要通过程序开启。

7．电压调压器

调压器有三个操作模式：主模式(MR)、低功耗模式(LPR)和关断模式。

主模式(MR)：用于正常的运行操作。

低功耗模式(LPR)：用于CPU的停机模式。

关断模式用于CPU的待机模式：调压器的输出为高阻状态，内核电路的供电切断，调压器处于零消耗状态(但寄存器和SRAM的内容将丢失)。

该调压器在复位后始终处于工作状态，在待机模式下关闭，高阻态输出。

8．低功耗模式

STM32F103xC、STM32F103xD和STM32F103xE增强型产品支持三种低功耗模式，可以在要求低功耗、短启动时间和多种唤醒事件之间达到最佳的平衡。

(1)睡眠模式。

(2)停机模式。

(3)待机模式。

9．中断系统

1)嵌套的向量式中断控制器(NVIC)

STM32F103xC、STM32F103xD和STM32F103xE增强型产品内置嵌套的向量式中断控制器，能够处理多达60个可屏蔽中断通道(不包括16个Cortex™-M3的中断线)和16个优先级。

2)外部中断/事件控制器(EXTI)

外部中断/事件控制器包含19个边沿检测器，用于产生中断/事件请求。每个中断线都可以独立地配置它的触发事件(上升沿或下降沿或双边沿)，并能够单独地被屏蔽；有一个挂起寄存器维持所有中断请求的状态。EXTI可以检测到脉冲宽度小于内部APB2的时钟周期。多达112个通用I/O口连接到16个外部中断线。

6.3.5存储器组织结构

1．FSMC(可配置的静态存储器控制器)

STM32F103xC、STM32F103xD和STM32F103xE增强型系列集成了FSMC模块。它具有4个片选输出，支持PC卡/CF卡、SRAM、PSRAM、NOR和NAND。其功能介绍如下：

 3个FSMC中断源，经过逻辑或连到NVIC单元；

写入FIFO；

代码可以在除NAND闪存和PC卡外的片外存储器上运行；

目标频率fCLK为HCLK/2，即当系统时钟为72MHz时，外部访问基于36MHz时钟；系统时钟为48MHz时，外部访问基于24MHz时钟。

2．LCD并行接口

FSMC可以配置成与多数图形LCD控制器的无缝连接，它支持Intel8080和Motorola6800的模式，并能够灵活地与特定的LCD接口。使用这个LCD并行接口可以很方便地构建简易的图形应用环境，或使用专用加速控制器的高性能方案。

3．直接内存存取DMA

灵活的12路通用DMA(DMA1上有7个通道，DMA2上有5个通道)可以管理存储器到存储器、设备到存储器和存储器到设备的数据传输；2个DMA控制器支持环形缓冲区的管理，避免了控制器传输到达缓冲区结尾时所产生的中断。

6.3.6外围设备

1．RTC(实时时钟)和后备寄存器

RTC和后备寄存器通过一个开关供电，在VDD有效时该开关选择VDD供电，否则由VBAT引脚供电。后备寄存器(42个16位的寄存器)可以用于在关闭VDD时，保存84个字节的用户应用数据。RTC和后备寄存器不会被系统或电源复位源复位；当从待机模式唤醒时，也不会被复位。

2．定时器和看门狗

大容量的STM32F103xx增强型系列产品包含最多2个高级控制定时器、4个普通定时器和2个基本定时器，以及2个看门狗定时器和1个系统嘀嗒定时器。

表6.12比较了高级控制定时器、普通定时器和基本定时器的功能。

1)高级控制定时器(TIM1和TIM8)

两个高级控制定时器(TIM1和TIM8)可以被看成是分配到6个通道的三相PWM发生器，它具有带死区插入的互补PWM输出，还可以被当成完整的通用定时器。4个独立的通道可以用于：输入捕获；输出比较；产生PWM(边缘或中心对齐模式)；单脉冲输出。

2)通用定时器(TIMx)

STM32F103xC、STM32F103xD和STM32F103xE增强型系列产品中，内置了多达4个可同步运行的标准定时器(TIM2、TIM3、TIM4和TIM5)。每个定时器都有一个16位的自动加载递加/递减计数器、一个16位的预分频器和4个独立的通道，每个通道都可用于输入捕获、输出比较、PWM和单脉冲模式输出，在最大的封装配置中可提供最多16个输入捕获、输出比较或PWM通道。

3)基本定时器TIM6和TIM7

这两个定时器主要用于产生DAC触发信号，也可当做通用的16位时基计数器。

4)独立看门狗

独立看门狗是基于一个12位的递减计数器和一个8位的预分频器，它由一个内部独立的40kHz的RC振荡器提供时钟；因为这个RC振荡器独立于主时钟，所以它可运行于停机和待机模式。它可以被当成看门狗用于在发生问题时复位整个系统，或作为一个自由定时器为应用程序提供超时管理。通过选项字节可以配置成软件或硬件启动看门狗。在调试模式下，计数器可以被冻结。

5)窗口看门狗

窗口看门狗内有一个7位的递减计数器，并可以设置成自由运行。它可以被当成看门狗用于在发生问题时复位整个系统。它由主时钟驱动，具有早期预警中断功能；在调试模式下，计数器可以被冻结。

6)系统时基定时器

这个定时器专用于实时操作系统，也可当成一个标准的递减计数器。它具有下述特性：

 24位的递减计数器；

自动重加载功能；

当计数器为0时能产生一个可屏蔽系统中断；

可编程时钟源。

3．I2C总线

2个I2C总线接口，能够工作于多主模式或从模式，支持标准和快速模式。

I2C接口支持7位或10位寻址，7位从模式时支持双从地址寻址。内置有硬件CRC发生器/校验器。I2C接口也可以使用DMA操作并支持SMBus总线2.0版/PMBus总线。

4．通用同步/异步收发器(USART)

STM32F103xC、STM32F103xD和STM32F103xE增强型系列产品中，内置了3个通用同步/异步收发器(USART1、USART2和USART3)和2个通用异步收发器(UART4和UART5)。

这5个接口提供异步通信、支持IrDASIRENDEC传输编解码、多处理器通信模式、单线半双工通信模式和LIN主/从功能。

5．串行外设接口(SPI)

3个SPI接口，在从或主模式下，全双工和半双工的通信速率可达18Mb/s。3位的预分频器可产生八种主模式频率，可配置成每帧8位或16位。硬件的CRC产生/校验支持基本的SD卡和MMC模式。所有的SPI接口都可以使用DMA操作。

6．I2S(芯片互联音频)接口

2个标准的I2S接口(与SPI2和SPI3复用)可以工作于主或从模式，这2个接口可以配置为1