第3章（4）微机原理与接口技术（第三版）（王忠民）

微机原理与接口技术西安邮电大学计算机学院范琳——80x86微处理器第三章80x86微处理器

80x86微处理器简介18086微处理器28086寄存器38086引脚功能48086存储器组织58086微处理器的引脚功能

8086微处理器是Intel公司的第三代微处理器—16位微处理器，它采用40引脚的DIP(双列直插)封装。时钟频率有3种：5MHz(8086)、8MHz(8086-1)和10MHz(8086-2)。

1.引脚功能说明

8086的40条引脚信号按功能可分为4部分—地址总线、数据总线、控制总线以及其他(时钟与电源)。第三章80x86微处理器

AB：20，DB：16VCC：1，GND：2，CLK：1CB？GND8086CPU12345678910111213141516171819202122232425262728293031323334353637383940AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDRESETREADYTEST)QS(INTA1ALE(QS0))S(DEN0)S(RDT1/)S(IOM2/)LOCK(WR)GT/RQ(HOLD0RDMX/MN7SBHE/A19/S6A18/S5A17/S4A16/S3AD15VCC(＋5V))GT/RQ(HLDA1GND8088CPU12345678910111213141516171819202122232425262728293031323334353637383940A14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDRESETREADYTEST)QS(INTA1ALE(QS0))S(DEN0)S(R/DT1)S(M/IO2)LOCK(WR)GT/RQ(HOLD0RDMX/MN)HIGH/(SS0A19/S6A18/S5A17/S4A16/S3A15VCC(＋5V))GT/RQ(HLDA1第三章80x86微处理器

8086CPU12345678910111213141516171819202122232425262728293031323334353637383940AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0A19/S6A18/S5A17/S4A16/S3AD15地址总线和数据总线（20条）AD15

AD0为地址／数据总线，A19

A16／S6

S3为地址／状态总线。其中：数据总线用来在CPU与内存储器(或I／O设备)之间交换信息，为双向、三态信号；地址总线由CPU发出，用来确定CPU要访问的内存单元(或I／O端口)的地址信号，为输出、三态信号。第三章80x86微处理器

8086CPU12345678910111213141516171819202122232425262728293031323334353637383940GNDCLKGNDV(＋5V)CC电源地线及时钟CLK：时钟信号(输入)。该信号为8086CPU提供基本的定时脉冲，其占空比为1∶3(高电平持续时间：重复周期＝1∶3)，以提供最佳的内部定时。

Vcc：电源(输入)，要求接上正电压(+5V±10％)。GND：地线、两条接地线。第三章80x86微处理器

控制总线（16条）

控制总线是传送控制信号的一组信号线，有些是输出线，用来传输CPU送到其他部件的控制命令(如读、写命令，中断响应等)；有的是输入线，由外部向CPU输入控制及请求信号(复位、中断请求等)。

第三章80x86微处理器

8086CPU12345678910111213141516171819202122232425262728293031323334353637383940RESETMX/MN工作方式和RESETRESET：输入，为高时，CPU执行复位；MN/MX：工作方式控制，高电平为最小工作方式，单CPU工作，低电平为最大工作方式，多处理器合作。第三章80x86微处理器

8086CPU12345678910111213141516171819202122232425262728293031323334353637383940NMIINTR)QS(INTA1中断相关的引脚NMI：非屏蔽中断请求信号，不受flags中中断允许标志位IF的影响；INTR：可屏蔽中断请求信号，如果有效，再查看IF信息；INTA：中断响应信号，对于INTR信号做出响应；第三章80x86微处理器

8086CPU12345678910111213141516171819202122232425262728293031323334353637383940READY)S(IOM2/)LOCK(WRRD读写内存的信号RD：读控制信号；WR：写控制信号；M/IO：指出当前访问的是存储器还是I/O接口。低：I/O接口，高：内存；READY：表示数据准备好的信号，CPU在T3状态查询该信号，如果有效，说明数据已经准备好，否则插入若干个等待状态Tw；当WR=1，RD=0，M/IO=1时，表示CPU当前正在

。第三章80x86微处理器

8086CPU12345678910111213141516171819202122232425262728293031323334353637383940最小工作方式BHE/S7：高8位数据总线允许信号；低，表示高8位有效，高：表示低8位有效；ALE：地址锁存信号；在T1结束的时候，ALE由高向低跳变时锁存。高：AB地址有效；DT/R：三态，输出。数据传送方向，高：CPU输出，低：CPU输入；DEN：三态，输出。低电平时，表示DB上的数据有效；ALE(QS0))S(DEN0)S(RDT1/7SBHE/第三章80x86微处理器

8086CPU12345678910111213141516171819202122232425262728293031323334353637383940TEST)GT/RQ(HOLD0)GT/RQ(HLDA1其余引脚HOLD：总线请求信号，当8086CPU之外的总线主设备要求占用总线时，通过该引脚向CPU发送一个高电平；HLDA：总线请求相应信号