数字电子技术（山东联盟-泰山学院）智慧树知到期末考试答案章节答案2024年泰山学院

数字电子技术（山东联盟-泰山学院）智慧树知到期末考试答案+章节答案2024年泰山学院CMOS门电路中不用的输入管脚可以悬空

答案:错

答案:错逻辑变量的取值，１比０大。

答案:错移位寄存器只能串行输出

答案:错下列哪些是组合逻辑电路的描述方法

答案:波形图###逻辑图###真值表###卡诺图描述触发器的逻辑功能的方法有

答案:状态转换图###状态转换表###特性方程###波形图任何逻辑函数都可以转化为唯一的最小项表达式

答案:对卡诺图中，任何8个相邻最小项可消去2个变量

答案:错常用的中规模组合逻辑器件包括

答案:译码器###数据选择器###编码器###数值比较器

答案:电路采取的是整体置数方式###两片之间是并行进位方式数值比较器有(

)输入端，(

)输出端。

答案:2，3对于T触发器，若原态Q=1，欲使次态Qn+1=1，应使输入T=（）

答案:如果要构成60进制计数器，需要(

)片74LS160能够实现。

答案:2某电视机水平-垂直扫描发生器需要一个分频器将31500Hz的脉冲转换为60Hz的脉冲，欲构成此分频器至少需要(

)个触发器

答案:10

答案:

答案:正确,正确,正确,错误,错误

答案:0十进制数25用8421BCD码表示为

答案:00100101特性方程有约束条件的是（

）触发器

答案:RS触发器A⊕B的表达式为（）

答案:

答案:000当逻辑函数有n个变量时，共有（

）个变量取值组合

答案:

答案:主从结构的触发器输出状态的改变是在

答案:CLK下降沿若要构成十进制计数器，最少用（）个触发器，它有（）个无效状态

答案:4，64位倒T型电阻网络DAC的电阻网络的电阻取值有(

)种。

答案:2逻辑代数中有3种基本运算：________、________和________

答案:与或非优先编码器允许多个输入端同时请求编码，但只对优先权最高的有效输入信号进行编码

答案:对

答案:错常见的数据选择器有

答案:2选1###4选1###8选1在何种输入情况下，“或非”运算的结果是逻辑0

答案:全部输入是1###任一输入为0，其他输入为1###任一输入为1二进制数有0、1、2

答案:错若两个函数具有相同的真值表，则两个逻辑函数必然相等。

答案:对时序逻辑电路分析的关键是求出状态方程，把驱动方程代入特性方程得到状态方程

答案:对

答案:表征A/D转换器性能的重要指标是

答案:转换误差###分辨率###转换速度求一个逻辑函数F的对偶式，可将F中的

答案:“·”换成“+”，“+”换成“·”###常数中“0”换成“1”，“1”换成“0”###变量不变用触发器设计一个24进制的计数器，至少需要（）个触发器

答案:5能实现分时传送数据逻辑功能的是

答案:三态逻辑门

答案:单稳态触发器受到外触发时进入(

)态

答案:暂稳用74LS138译码器实现多输出逻辑函数，需要增加若干个

答案:与非门下列电路属于时序逻辑电路的有

答案:计数器在逻辑函数的卡诺图化简中，若被合并的最小项数越多（画的圈越大），则说明化简后

答案:该乘积项含因子少能够自动产生矩形脉冲信号的电路为

答案:多谐振荡器下面的状态转换图是74LS160采用置零法构成的(

)进制计数器，(

)。

答案:在何种输入情况下，“与非”运算的结果是逻辑0

答案:全部输入是1对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（）

答案:1由555定时器构成的单稳态触发器，其输出脉冲宽度取决于

答案:外接R、C的数值下列电路中被称为多路开关的是

答案:数据选择器半导体数码管的缺点是

答案:工作电流大同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者

答案:没有统一的时钟脉冲控制组合逻辑电路的特点是

答案:不需要CLK信号，无记忆功能比较两个一位二进制数A和B，当A=B时输出F=1，则F的表达式是（）

答案:F=A⊙B数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。

答案:对主从结构的触发器在每个时钟周期里输出端的状态只能改变一次

答案:对一般TTL门电路的输出端可以直接相连，实现线与。

答案:错多谐振荡器有两个稳定的状态

答案:错(34.2)8的二进制数为11100.01

答案:对将模拟信号转换为数字信号，需要经过（

）过程

答案:编码###量化###保持###采样

答案:在一个8位的存储单元中，能够存储的最大无符号整数是

答案:（FF）16###（255）10

答案:A表达式Y（A,B,C,D）=∑m（0,13,14,15）+Σd（1,2,3,9,10,11）的最简形式为（）

答案:当JK触发器的输入端J=K=1时，可以实现以下（）功能。

答案:T¢触发器

答案:有2n个输入端，1个输出端的是

答案:数据选择器以下哪两个最小项是逻辑相邻项（）

答案:一个二进制译码器若有128个译码输出端，则译码输入端有（ ）个

答案:7若各门电路的输入均为A和B，且A=0，B=1；则与非门的输出为（

），或非门的输出为（

），同或门的输出为（

）

答案:1

0

0对于T′触发器，若原态Q=1，次态Q*=（）

答案:0下列电路中不属于时序逻辑电路的是

答案:全加器用二进制代码来表示某一数字、文字、符号信息的过程称作

答案:编码噪声容限是指在保证逻辑门能完成正常功能的情况下所允许的最大干扰电压

答案:对时序逻辑电路可以没有输入变量，但必须包含存储电路。

答案:对把一个5进制计数器与一个10进制计数器串联可得到15进制计数器

答案:错在数字电路中，常用的计数制除十进制外，还有

答案:十六进制###八进制###二进制

答案:C某计数器状态转换图如下图，该电路为(

)进制计数器，它有(

)个无效状态，电路(

)自启动。

答案:五；三

；能一位十进制数可以用（）位二进制数来表示

答案:4数据分配器一般有（）个输入端，有2n个输出端

答案:1如图所示的波形图表示的逻辑关系是(

)

答案:多谐振荡器可产生（）。

答案:矩形脉冲D/A转换器的位数越多，转换精度越高

答案:对若利用74LS160置数法构成6进制计数器，集成块各引脚如何设置。

答案:RD′接高电平1###D3D2D1D0都接地###EP、ET接高电平1###LD′=(Q2Q0)′TTL门电路中，为了防止干扰，通常把悬空的输入端接入低电平

答案:错欲对全班49个学生以二进制代码编码表示，最少需要二进制码的位数是

答案:6能将2kHz正弦波转换成2kHz矩形波的电路是

答案:施密特触发器在何种输入情况下，“或非”运算的结果是逻辑1

答案:全部输入是0对两个二进制数进行比较并判定大小关系的逻辑电路是

答案:数值比较器74LS00集成块为两块四输入与非门

答案:错具有N个独立的状态，计满N个计数脉冲后，状态能进入循环的时序电路，称之模N计数器

答案:对以下门电路中，输入端不允许悬空的是

答案:CMOS门

答案:若在编码器中有50个编码对象，则输出二进制代码位数至少需要（ ）位

答案:6下列函数中表示为最小项表达式形式的是（）。

答案:构造一个6进制计数器需要（）个有效状态，（）个触发器

答案:6，3在真值表中，我们将不可能、不允许出现的项成为无关项

答案:对若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。

答案:错2输入端四与非门器件74LS00与7400的逻辑功能完全相同。

答案:对对于T′触发器，若原态Q=1，次态Qn+1=（）

答案:0下列选项中属于8421BCD码的是

答案:01008选1数据选择器需要（）个地址控制端

答案:3N个触发器可以构成最大计数长度（进制数）为（

）的计数器

答案:全部最小项的和必为1

答案:对能实现1位二进制带进位加法运算的是

答案:全加器

答案:A将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为

答案:采样下列电路中，（

）可以实现定时功能

答案:单稳态触发器4线-16线译码器可以由

片3线-8线译码器扩展实现。

答案:2按正逻辑体制，与下面真值表相对应的逻辑门应是输入输出输入输出A

BFA

BF0

0

01

0

00

1

01

1

1

答案:与门0⊕(1⊕A)′=

答案:A石英晶体多谐振荡器的突出优点是

答案:振荡频率稳定触发器有两个暂稳态，分别用来存储二进制数0和1

答案:错单稳态触发器无需外加触发脉冲就能产生周期性脉冲信号

答案:错在数字电路中，将公共数据线上的信号根据需要送到多个不同通道上去的逻辑电路称为数据选择器

答案:错施密特触发器有两个稳定的状态

答案:对下列哪些是74LS161具有的功能

答案:保持###计数###清零###置数脉冲整形电路有

答案:施密特触发器###单稳态触发器CMOS或非门与TTL或非门的逻辑功能完全相同。

答案:对逻辑变量的取值１和０可以表示

答案:电位的高、低###开关的闭合、断开###真与假###电流的有、无译码是编码的逆过程

答案:对触发器按照逻辑功能分可以分为哪些类型

答案:JK触发器###T和T’触发器###D触发器###RS触发器方波的占空比为0.5。

答案:对A/D转换过程中，必然会出现量化误差。

答案:对以下哪些是主从JK触发器的功能

答案:置1###保持###置0下列不属于TTL门电路的是

答案:OD门###COMS门常用的译码器有哪些

答案:二-十进制译码器###二进制译码器###显示译码器若各门电路的输入均为A和B，且A=0，B=1；则下列说法正确的是

答案:异或门的输出为1###同或门的输出为0

答案:六为了将正弦信号转换成与之频率相同的脉冲信号，可采用

答案:施密特触发器触发器有（）个稳态，存储8位二进制信息要（）个触发器

答案:2，8对于D触发器，若原态Q=0，欲使新态Qn+1=1，应使输入D=（）

答案:1以下表达式中符合逻辑运算法则的是

答案:A+1=1RS触发器的约束条件是（）。

答案:RS=0由四个触发器构成十二进制计数器,其无效状态有

答案:四个目前在数字计算机中，两个二进制数之间的算术运算都是可以化作若干（）运算进行

答案:加法

答案:以下电路中常用于总线应用的有

答案:三态门用二进制码表示指定离散电平的过程称为

答案:编码组合电路设计的结果最终是要得到

答案:逻辑电路图逻辑函数F(A,B,C)=AB+BC+AC的最小项标准式为

答案:F(A,B,C)=∑m(3,5,6,7)欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是

答案:6若各门电路的输入均为A和B，且A=1，B=0；则与门的输出为(

)，或门的输出为(

)，异或门的输出为(

)。

答案:0

1

1工作时需要将输出端与电源通过负载连接的是

答案:OC门某逻辑函数F=ABC，它的反函数应是（）。

答案:十六进制数17转换为10进制数为

答案:23以下电路中可以实现“线与”功能的有

答案:漏极开路门

答案:1

答案:因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（）

答案:错对边沿JK触发器，在CLK为高电平期间，当J=K=1时，状态会翻转一次。

答案:错扇出系数为灌电流工作时的扇出系数与拉电流工作时的扇出系数中较大的一个

答案:错TTL门电路中悬空的输入管脚相当于接入高电平

答案:对时序逻辑电路可以不包含触发器，但必须包含组合电路。

答案:错TTL电路在正逻辑系统中，以下各种输入中（）相当于输入逻辑“1”

答案:通过电阻3.2kΩ接电源###通过电阻3.2kΩ接地###悬空在下列器件中，属于时序逻辑电路的是

答案:节拍脉冲发生器###环形计数器###序列信号检测器下列器件中，属于组合电路的有

答案:全加器###比较器格雷码具有任何相邻码只有一位码元不同的特性。

答案:对单稳态触发器的暂稳态维持时间用tw表示，与电路中的RC无关

答案:错两片8线-3线二进制优先编码器74LS148可以扩展成16线-4线二进制优先编码器

答案:对触发器和门电路是构成数字系统的基本逻辑单元

答案:对普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。

答案:对用来描述时序逻辑电路的三个方程分别是

答案:输出方程###驱动方程###状态方程下面可以使与非门输出为1的是

答案:A=1,B=0###A=0,B=1###A=0,B=0基本RS触发器的功能有哪些？

答案:保持###置0###置1

答案:单稳态触发器的主要用途是

答案:整形###延时###定时以下能用555定时器构成的电路是

答案:多谐振荡器###施密特触发器###单稳态触发器下面可以使或非门输出为0的是

答案:A=1,B=0###A=1,B=1###A=0,B=1三态门的三种工作状态为

答案:高阻态###高电平###低电平下列哪些是半导体数码管的优点

答案:亮度高###体积小###工作电压低###使用寿命长下列选项中不属于8421BCD码的是

答案:1100###1101半导体数码管有哪些接法

答案:共阳极###共阴极逻辑函数的常用表示方法有

答案:逻辑表达式###波形图###真值表###卡诺图###逻辑图四位扭环形计数器的有效状态有（）个

答案:8二输入端的或非门，其输入端为A、B，输出端为Y，则其表达式Y=（）

答案:在不影响逻辑功能的情况下，CMOS或非门的多余输入端可

答案:接低电平

答案:4位输入的二进制译码器，其输出应有（ ）位

答案:16以下电路中，欲获得一个数字系统的时钟脉冲源，应采用

答案:多谐振荡器

答案:1.4V下面对电路的描述正确的是

答案:这是一个上升沿触发的D触发器，异步置位复位端高电平有效以下电路中，欲将三角波转换成矩形波，应采用

答案:施密特触发器一个数字信号有（）种取值

答案:2对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T=（）

答案:得到最大计数长度是2n的计数器需要（

）个触发器构成

答案:n电路为CMOS门电路，要想使F=A′,选择正确答案

答案:错误,错误,错误,错误主从JK触发器和T′触发器具有相同的（）功能

答案:翻转

答案:图中G1和G2为三态门，G3为TTL或非门。若取R=100kΩ,则F=

答案:0以下哪个电路具有记忆功能（）

答案:JK触发器欲获得一个数字系统的时钟脉冲源，应采用以下(

)电路。

答案:多谐振荡器

答案:T′触发器不考虑来自低位的进位的加法器是

答案:半加器一个T’触发器，加上时钟脉冲，则触发器

答案:翻转一个T触发器，在T=1时，加上时钟脉冲，则触发器

答案:翻转下图中满足Qn+1=Qn的触发器是（）

答案:在移位寄存器中采用并行输出比串行输出

答案:快显示译码器74LS48有（）个输入端，（）输出端。

答案:4，7

答案:A逻辑表达式A+BC=

答案:（A+B）（A+C）D锁存器当CLK=1时，可以有（）功能

答案:置0和置1要使JK触发器的输出Q从1变成0，它的输入信号JK应为

答案:01

答案:D0=D2=0，D1=D3=1关于ADC0804的叙述哪些是正确的

答案:它是把模拟信号转换为数字信号的集成块###有8个数据输出端A/D转换器中，常用于高精度、低速场合的是（

）。

答案:双积分型要把0~1V的模拟电压量化输出为3位二进制代码，若将其分为8段，并取量化电平Δ=2/15V，则量化误差为

答案:1/15V

答案:直通方式4位倒T形电阻网络D/A转换电路中，已知VREF=-8V，当d3d2d1d0=1000时，在输出端所产生的模拟电压值为

答案:4V以下哪个对ADC的描述是正确的（

）。

答案:模拟信号转换成数字信号的电路关于DAC0832的叙述哪些是正确的

答案:它内部的D/A转换器为倒T型电阻网络###它是8位D/A转换器，有8个数据输入端###它输出为电流信号，需要外接运算放大器D/A转换器的位数越多，转换精度越高。（

）

答案:对以下哪些关于倒T型电阻网络D/A转换器的描述是正确的

答案:电阻只有R和2R###在开关状态转换时，不需要电流的建立时间###输出电压如果模拟电压满量程VFSR为15V，8位D/A转换器可分辨的输出最小电压为（

）mV。

答案:60

答案:构成的电路是多谐振荡器###脉冲波形高电平时间t=0.69(R1+R2)C矩形波的占空比一定为50%。（）

答案:错555定时器内部有3个5kΩ的电阻，当没有控制电压输入时，两个阈值电压分别为1/3Vcc和2/3Vcc。（）

答案:对

答案:4管脚为直接清零端，低电平有效###5管脚为控制电压输入端，可以通过0.01μF电容接地用555定时器组成施密特触发器，当输入控制VCO外接10V电压时，回差电压为（）

答案:5V施密特触发器有（）个稳定状态，多谐振荡器有（）个稳定状态，单稳态触发器有（）个稳定状态。

答案:2、0、1用555定时器构成单稳态触发器其输出脉宽为（）

答案:1.1RC；单稳态触发器输出的脉冲信号的宽度一定是相等的。（）

答案:对欲将三角波转换为矩形波，可以利用单稳态触发器实现。（）

答案:错

答案:右侧电路可以实现：M=1时，构成六进制计数器；M=0时，构成八进制计数器###两个电路都可以构成可变进制计数器

答案:置数法，十二

答案:4个JK触发器均构成了T触发器###这是一个同步时序逻辑电路###驱动方程J0=K0=1，J1=K1=Q0，J2=K2=Q0Q1，J3=K3=Q0Q1Q2由4位二进制加法计数器74LS161和8选1数据选择器74LS151构成的序列信号发生器如图，CLK输入8个时钟信号，Y依次输出

答案:11101000用74LS161构成120进制的计数器，需要（）片能够实现。

答案:2由3个JK触发器构成的时序逻辑电路如下图，下面关于电路的描述正确的有

答案:

答案:错

答案:电路可以实现串行输入串行输出###电路可以实现串行输入并行输出###这是一个单向移位寄存器下面由4个D触发器构成的时序逻辑电路称为（）计数器，有效状态有（）个。

答案:环形，4在下列器件中，不属于时序逻辑电路的是（）。

答案:数值加法器对以下状态转换图描述正确的有

答案:有2个无效状态###有6个有效状态###电路能自启动用触发器设计一个27进制的计数器，至少需要（）个触发器。

答案:5下图中满足Qn+1=1的触发器是（）。

答案:欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端（）

答案:

答案:触发器具有记忆功能，常用来存储二进制信息，而且一个触发器可以存储0或1两位二进制信息。（）

答案:错

答案:这是一个上升沿触发的D触发器，异步置位复位端高电平有效

答案:异或门

答案:

答案:这是一个五进制计数器###3个触发器是上升沿触发半加器逻辑符号如图所示，当C=1，S=0时，A和B分别为（

）

答案:A=1,B=1

答案:设某函数的表达式F=A+B，假设A为高位，若用四选一数据选择器来设计，则数据端D0D1D2D3的状态是（）。

答案:01113线-8线译码器74LS138正