数字电子技术应用智慧树知到期末考试答案章节答案2024年陕西航空职业技术学院

数字电子技术应用智慧树知到期末考试答案+章节答案2024年陕西航空职业技术学院一般TTL门电路的输出端可以直接相连，实现线与。（）

答案:错‏寄存器按照功能不同可分为两类：数码寄存器和移位寄存器。（）

答案:对‎74LS161具有同步置数和异步清零的功能。（）

答案:对对于二进制数正数，原码、反码和补码都相同。（）

答案:对一个同步RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是RS=1。（）

答案:错组合电路不含有记忆功能的器件。（）

答案:对具有异步置0端R和异步置1端S的TTL边沿D触发器在R=S=0时只能被置1与输入CP及D端的输入信号无关。（）

答案:对TTL集电极开路门输出为1时由外接电源和电阻提供输出电流。（）

答案:对三态门的三种状态分别为:高电平、低电平、不高不低的电压。（）

答案:错由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。（）

答案:错CMOSOD门(漏极开路门)的输出端可以直接相连，实现线与。（）

答案:对555定时器内部结构的主要组成部分包括（）。

答案:比较器电路###基本RS触发器###复位电路###分压电路逻辑函数的常用表示方法有哪些？（）

答案:波形图###真值表###逻辑表达式###逻辑电路图同步触发器中的“同步”是指（）‎

答案:三极管作为开关使用时，要提高开关速度，可采用的办法是（）。

答案:采用抗饱和三极管

答案:R2、C，0.7R2*C输入时钟脉冲频率为100kHz时,则十进制计数器最后一级输出脉冲的频率为（）。

答案:10kHz要将6位串行输入数据并行输出，需要选用触发器的个数是（）。

答案:6触发器引入时钟脉冲的目的是。（）

答案:使输出状态的改变受时钟脉冲的控制与CT4000系列相对应的国际通用标准型号为（）。

答案:CT74LS低功耗肖特基系列当逻辑函数有5个变量时，共有几个变量取值组合？（）

答案:32利用74LS161实现20进制计数器，至少需要该芯片的个数是（）。

答案:2十进制数的权值为（）

答案:10的幂T触发器相当于J=K=()的JK触发器。（）

答案:0或1单稳态触发器可以构成分频电路。（）

答案:对逻辑函数的标准与-或式又称为最小项表达式它是唯一的。（）

答案:对十进制数整数转换为二进制数的方法是采用“除2取余法”（）

答案:对同步时序逻辑电路的分析方法和异步时序逻辑电路的分析方法完全相同。（）

答案:错在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。（）

答案:对‎74LS161构成N进制的方法只有置数法。（）‏

答案:错异步时序电路的各级触发器类型一定不同。（）

答案:错异步置0和置1是指不需要CP信号的帮助就可以使触发器的Q端为0和1。（）

答案:对主从JK触发器，边沿JK触发器和同步JK触发器的功能完全相同。（）

答案:对列逻辑函数真值表时，若变量在表中的位置变化,就可以列出不同的真值表。（）

答案:错数据选择器可以用通用译码器实现。（）

答案:对逻辑变量的取值，1比0大。（）

答案:错时序电路由组合电路（可选）和触发器（必选）组成。（）

答案:对当TTL与非门的输入端悬空时相当于输入高电平，正逻辑时等效于接1，但易引入干扰。（）

答案:对二进制数有0-9是个数码，进位关系为逢十进一。（）

答案:错74LS00与54LS00相比（）

答案:逻辑功能相同###引脚排列图相同对于TTL与非门闲置输入端的处理，可以（）。

答案:接电源###通过电阻3kΩ接电源###与有用输入端并联下列触发器中，克服了空翻现象的触发器是（）。

答案:主从JK###边沿D###主从RS下列逻辑电路中为时序逻辑电路的是（）。

答案:数码寄存器二进制数-1011的补码是（）

答案:10101JK触发器的特性方程是（）

答案:触发器由门电路构成，但它不同于门电路，它有（）。

答案:记忆功能二进制数最高有效位(MSB)的含义是（）

答案:最大权值欲使D触发器按Qn+1=Qn非‏工作，应使输入D=（）。

答案:Q非N个触发器可以构成的二进制数码的寄存器能寄存的位数是（）。

答案:N‍对于JK触发器，若J=K，则可完成（）触发器的逻辑功能。（）

答案:T要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要的片数是（）。

答案:3A+BC=（）

答案:(A+B)(A+C)抗干扰能力最强的触发器是。（）

答案:边沿触发器逻辑函数的表示方法中具有唯一性的是（）

答案:真值表在下列触发器中，有约束条件的是（）。

答案:同步RSF/F算术运算的基础是（）

答案:加法运算请将十进制数471用8421BCD码表示。（）

答案:0011011100018位移位寄存器，8位数码全部移入寄存器中。串行输入时需要的脉冲个数是（）。

答案:8F=A+BD+CDE+D=（）

答案:A+D逻辑表达式Y=A+B可以用（）实现。（）

答案:或门‌欲使JK触发器按Qn+1=Qn非工作，可使JK触发器的输入端J、K=。（）

答案:1，1时序逻辑电路的输出状态与电路原状态的关系是（）。

答案:有关采用4位比较器对两个4位数进行比较时，首先比较（）位。

答案:最低位

答案:J=1,K=074LS00与54LS00相比（）。

答案:功耗和速度是一样的T触发器具有的逻辑功能，描述正确的是（）

答案:保持、计数功能在下列数中，不是余3BCD码的是（）

答案:0010为了提高多谐振荡器频率的稳定性，最有效的方法是（）。

答案:采用石英晶体振荡器施密特触发器的正向阈值电压一定大于负向阀值电压。（）

答案:对石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（）

答案:错能将正弦波变成同频率方波的电路为（）。

答案:施密特触发器石英晶体多谐振荡器的突出优点是（）。

答案:振荡频率稳定构成计数器的主要电路是（）。

答案:触发器一个三进制计数器和一个八进制计数器串接起来后的最大计数值为（）。

答案:23因为触发器有记忆功能，所以可作寄存器。（）

答案:对利用集成计数器的异步置0功能构成N进制计数器时,写二进制代码的数是（）。

答案:N异步计数器中的各个触发器必须具有翻转功能。（）

答案:对74LS74在时钟脉冲CP上升沿到来前D=1,触发器状态为0状态，保持D=1，在CP上升沿后,触发器状态为（）

答案:1状态要将下降沿边沿JK触发器CT74LS112输出Q端置为高电平1,输入应为（）

答案:J=1、K=0、R=1、S=1,输入CP负跃变边沿JK触发器在时钟脉冲CP=1期间JK输入信号发生变化时输出Q的状态随之变化。（）

答案:错同步RS触发器在CP=1期间输出状态随输入RS端的信号变化。（）

答案:对一个触发器可记录一位二进制代码，它有几个稳态（）

答案:2一个译码器若有100个译码输出端，则译码输入端至少有（）个。

答案:7二进制译码器的每一个输出信号就是输入变量的一个最小项。（）

答案:对若在编码器中有50个编码对象，则输出二进制代码位数至少需要的位数是（）

答案:6串行进位加法器的优点是电路简单、连接方便，而且运算速度快。（）

答案:错在设计8421BCD码的译码器时，可以做为无关项在设计中加以利用的伪码为0000~1111中16种状态的（）。

答案:3个和后3个负二进制数的补码等于（）

答案:反码加1因为逻辑表达式A+B+AB=A+B