数字电路基础门课件

第14章逻辑门电路14.1数字电路概述142逻辑代数与逻辑函数14.3逻辑门电路一、逻辑门电路的分析和设计二、常用的组合逻辑模块1.数字电路概述1.脉冲信号和数字信号电子电路中的信号模拟信号数字信号随时间连续变化的信号时间和幅度都是离散的如：正弦波、锯齿波信号等如：脉冲信号等2.1.脉冲信号的参数AtWtftr脉冲幅度：A脉冲宽度：tW脉冲前沿：tr脉冲后沿：tf脉冲周期：T脉冲频率：f=1/TT0.9A0.5A0.1A3.正脉冲：跃变后的电位比跃变前高0V3V（-3V）（0V）负脉冲：跃变后的电位比跃变前低0V-3V（3V）（0V）2、正、负脉冲信号4.脉冲信号产品数量的统计。数字表盘的读数。数字电路信号：tu脉冲信号3、数字信号5.研究数字电路时注重电路输出、输入间的逻辑关系，因此不能采用模拟电路的分析方法。主要的工具是逻辑代数，电路的功能用逻辑状态表（真值表）、逻辑表达式及波形图表示。在数字电路中，三极管工作在开关状态，即工作在饱和和截止状态。6.

UiUoKUccRK开------Uo=1,输出高电平K合------Uo=0,输出低电平可用三极管代替7.R1R2AF+uccuAtuFt+ucc0.3V三极管的开关特性：截止饱和8.十进制：以十为基数的计数体制表示数的十个数码：0、1、2、3、4、5、6、7、8、9遵循逢十进一的规律157=常用数制位权：10n14.1.数制与码制二进制9.二进制：以二为基数的计数体制表示数的两个数码：0、1遵循逢二进一的规律（1001）B==(9)D位权：2n10.优缺点用电路的两个状态---开、关来表示二进制数，数码的存储和传输简单、可靠。位数较多，使用不便；不合人们的习惯，输入时将二进制转换成二进制，运算结果输出时再转换成十进制数。11.二进制与十进制之间的转换二进制转换为十进制按权展开（1011）B==(11)D012321212021+

++

十进制转换为二进制求商取余(25)D=(11001)B十进制与二进制之间的转换，可以用二除十进制数，余数是二进制数的第0位（K0），然后依次用二除所得的商，余数依次是第一位（K1）、第二位（K2）、……。12.225余1

K0122余0

K162余0

K232余1

K312余1

K40转换过程：(25)D=(11001)B高位低位13.二—十进制（BCD码）：用二进制码表示的十进制数：0~9十个状态，用四位二进制码表示一位十进制数：0000000110001001010011010011001001011100BCD码十进制数210376589414.14.2逻辑代数及应用14.2.1逻辑代数在数字电路中，我们要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）。在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即0和1，中间值没有意义，这里的0和1只表示两个对立的逻辑状态，如电位的低高（0表示低电位，1表示高电位）、开关的开合等。15.（1）“与”逻辑运算和与门A、B、C都具备时，事件F才发生。EFABC设开关闭为“1”开关开为“0”灯亮为“1”不亮为“0”则A、B、C与灯F的关系为“与”逻辑与逻辑1.基本逻辑运算及其表示方法16.&ABCF逻辑符号二极管与门电路BAFVD1VD2R+5V输入：A、B：3V逻辑“1”输入：A、B：0V逻辑“0”输出：F：3V逻辑“1”；0V逻辑“0”17.F=A•B•C逻辑式逻辑与（逻辑乘）AFBC00001000010011000010101001101111逻辑状态表全1出1有0出018.（2）“或”逻辑运算和或门A、B、C只有一个具备时，事件F就发生。AEFBC开关闭为“1”开关开为“0”灯亮为“1”不亮为“0”则A、B、C与灯F的关系为“或”逻辑或逻辑19.1ABCF逻辑符号BAFVD1VD2R-5V二极管或门电路输入：A、B：3V逻辑“1”0V逻辑“0”输出：F3V逻辑“1”0V逻辑“0”20.F=A+B+C或逻辑式逻辑或(逻辑加)AFBC00001001010111010011101101111111逻辑状态表全0出0有1出121.（3）“非”逻辑运算和非门A具备时，事件F不发生；A不具备时，事件F发生。AEFR非逻辑开关闭为“1”开关开为“0”灯亮为“1”灯不亮为“0”则开关A与灯F的关系为“非”逻辑22.逻辑符号三极管非门电路输入：A：3V逻辑“1”0V逻辑“0”输出：F3V逻辑“1”0V逻辑“0”AF1AFRB+UCCRC+3V限幅二极管23.逻辑式逻辑非逻辑反逻辑状态表AF0110有1出0有0出124.A+0=AA+1=1A•0=0•A=0A•1=A所以，可以得到以下逻辑运算：0•0=0•1=1•0=01•1=10+0=00+1=1+0=1+1=12.逻辑代数的基本定律基本运算法则25.逻辑代数的基本定律交换律结合律分配律A+B=B+AA•B=B•AA+(B+C)=(A+B)+C=(A+C)+BA•(B•C)=(A•B)•CA(B+C)=A•B+A•CA+B•C=(A+B)(A+C)普通代数不适用!26.A+AB=A证明：A+AB=A(1+B)=A•1=A利用运算规则可以对逻辑式进行化简。例如：被吸收吸收律27.可以用列真值表的方法证明：反演律28.3.几种常用的逻辑运算“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。与非：条件A、B、C都具备，则F不发生。&ABCF或非：条件A、B、C任一具备，则F发生。1ABCF29.异或：输入不同时，输出为“1”，输入相同时，输出为“0”=1AB同或：输入不同时，输出为“0”，输入相同时，输出为“1”=1ABF30.逻辑函数及其表示法1、逻辑函数任何一个具体的逻辑因果关系都可以用一个确定的逻辑函数来描述。2、逻辑函数的表示法逻辑函数式把逻辑函数的输入、输出关系写成与、或、非等逻辑运算的组合式，即逻辑代数式，称为逻辑函数式，我们通常采用“与或”的形式。比如：ABCCBACBACBACBAF++++=31.逻辑图把相应的逻辑关系用逻辑符号和连线表示出来。&AB&CD1FF=AB+CD32.逻辑状态表将输入、输出的所有可能状态一一对应地列出33.n个变量可以有2n个组合，一般按二进制的顺序，输出与输入状态一一对应，列出所有可能的状态。注意！34.ACBF00001000101110011010111100001111ABCBACCBABCAF=+++3.逻辑函数表示形式的变换（1）由真值表转换到与或表达式第一步：取真值表中函数值为“1”的各项，将变量写成“与”的形式；（变量为1，取其本身，变量为0，取其反）第二步：将各项写成“或”的形式35.（2）由逻辑表达式转换到真值表第一步：把逻辑表达式中变量的各种取值组合有序地添入真值表中；（有n个变量时，变量的取值组合有2n个）ABF001001110110第二步：计算出变量的各种取值组合对应的函数值，并添入表中。（3）逻辑表达式与逻辑图的转换前面已经提到，在此不再重复36.4.逻辑表达式的化简在实现同一逻辑功能的前提下，逻辑式越简单，则需要门的数量越少，电路越简单。所以逻辑式的化简是分析和设计逻辑电路必不可少的步骤。化简：（1）根据逻辑代数的运算法则将逻辑式的项数减少，将每一项中的变量减少。（2）根据要求将逻辑式转换为需要的逻辑运算形式。如：“与非与非表达式”。37.利用逻辑代数的基本公式化简：例1ABAC+=)BC(A+=)BCB(A+=ABCBA+=)CC(ABCBA++=ABCCABCBAF++=提出AB=1提出ACB(A)B+=CB+配项吸收38.用与非门实现下列逻辑关系，画出逻辑图F=AB+AC=AB+AC=AB·AC&B&A&&&CF例239.逻辑门电路门电路是用以实现逻辑关系的电子电路。门电路主要有：与门、或门、非门、与非门、或非门、异或门等。在数字电路中，一般用高电平代表1、低电平平代表0，即所谓的正逻辑系统。100V只要能判断高低电平即可只要能判断高低电平即可14.4逻辑门电路40.14.4.1分立元件门电路二极管与门FVD1VD2AB+12V&ABF41.二极管或门FVD1VD2AB-12V1ABF42.R1VDR2AF+12V+3V三极管非门AF143.R1VDR2F+12V+3V三极管非门VD1VD2AB+12V二极管与门与非门&ABF44.分立元件门电路缺点1）体积大、工作不可靠。2）需要不同电源。3）各种门的输入、输出电平不匹配。集成门电路与分离元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为DTL、TTL、HTL、CMOS管集成门电路。45.TTL与非门的外形1234561413121110987&&&&1.TTL门电路双列直插式74LS0015.1集成逻辑门电路46.符号低电平起作用&ABFENE功能表E=1E=03.三态输出与非门符号功能表高电平起作用&ABFENE47.０１０三态门主要作为TTL电路与总线间的接口电路用途：E1、E2、E3分时接入高电平E1E2E3公用总线&ABEN&ABEN&ABEN48.概述逻辑电路组合逻辑电路时序逻辑电路当前的输出仅取决于当前的输入除与当前输入有关外还与原状态有关15.1组合逻辑电路的分析与设计49.3、列出输入输出状态表并得出结论。15.2组合逻辑电路分析

分析步骤：电路结构输入输出之间的逻辑关系1、由给定的逻辑图写出逻辑关系表达式。4、根据输入输出状态表判断逻辑功能。2、运用逻辑代数对逻辑式进行化简或变换。50.分析下图的逻辑功能。

&&&&ABF例251.状态表相同为“0”不同为“1”异或门=1F=AB+AB52.分析下图的逻辑功能。

&&&ABF11例353.状态表相同为“1”不同为“0”同或门=1F=AB+AB54.分析下图的逻辑功能。

&2&3&4AMB1F=101被封锁11例455.&2&3&4AMB1F=010被封锁1控制门56.15.2.2组合逻辑电路设计任务要求最简单的逻辑电路1、指定实际问题的逻辑含义，列出逻辑状态表。分析步骤：2、根据状态表，写出逻辑式。3、用逻辑代数对逻辑式进行化简或变换。4、根据化简、变换后的逻辑式画出逻辑图。57.设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。三个按键A、B、C按下时为“1”，不按时为“0”。输出是F，多数赞成时是“1”，否则是“0”。2)、根据题意列出逻辑状态表。解：1)、首先指明逻辑符号取“0”、“1”的含义例558.逻辑状态表ACBF000010001011100110101111000011113)根据状态表，写出逻辑式ABCBACCBABCAF=+++4)化简逻辑式59.ABCBACCBABCAF=+++BCA+BCA+ABCBACCBA++BCA+==ABC++CBABCA+BCA+BCABAC+=+ABC+)(A+BAC+)(BACB+)(C=BC++ACAB60.5)根据逻辑表达式画出逻辑图&1&&ABBCF61.&&&&ABCF若用与非门实现62.设计一个二进制加法器11011001+如：A=1101,B=1001,计算A+B011010011进位信号和二进制加法运算的基本规则：（2）最低位是两个最低位数的叠加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被加数和低位来的进位信号。（4）任何位相加都产生两个结果：本位和、向高位的进位信号。（1）逢二进一。例663.（1）半加器半加运算不考虑从低位来的进位A---加数；B---被加数；S---本位和；C---进位。逻辑状态表64.用与非门实现画出逻辑图由逻辑式知，需七个门&&&AB&111SC65.化简后，可得S&&&&AB1C66.用异或门构成逻辑符号=1&ABSCABCS

CO（2）全加器ai---加数；bi---被加数；ci-1---低位的进位；si---本位和；ci---进位。67.aibici-1sici0000000110010100110110010101011100111111逻辑状态表68.半加和所以：69.全加器逻辑图逻辑符号si1aibiCi-1ciCS

CO

COaibici-1sici

CICO70.

全加器74LS183的管脚图11474LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND双全加器71.用一片74LS183构成两位串行进位全加器。b1c0s1c1全加器a1b0c0-1s0c0全加器a0A1A0B1B0S1S0C1串行进位例7用两片74LS183构成四位串行二进制加法器。72.常用组合逻辑模块15.2.1编码器编码：赋予选定的一系列二进制代码以固定的含义。

编码器：实现编码功能的逻辑电路数值文字符号二进制代码编码为了表示字符数字系统的信息73.1.二进制编码器将一系列信号状态编制成二进制代码。n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。输入：N个信号输出：n位二进制代码2n

N74.用与非门组成三位二进制编码器---八线-三线编码器输入：I1I8八个信号输出：F2、F1、F0三位二进制数因为：23

=81、列出状态表（编码表）2、写出逻辑表达式并进行化简和变换3、根据化简和变换后的逻辑式画出逻辑图例875.I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111编码表76.&Y2&Y1&Y01I11I61I21I31I41I51I7I1I2I3I4I5I6I7八-三线编码器77.8-3线优先编码器当待编码的几个信号同时为1时，应按照事先编排好的优先顺序输出。具有此种功能的编码器为优先编码器。74LS148为8-3线优先编码器78.输出信号输入信号74LS148引线排列图14131211109812345671615UCCYSYEXI1I2I3I0I7I6I5I4Y2Y1GNDY0S（(E）74LS148输入信号输出信号控制端优先扩展输出端选通端输入输出都是反变量有信号时，输入为0，输出的反变量组成反码79.74LS148编码器状态表输入输出S（E）I0I1I2I3I4I5I7I6Y1Y2Y0YEXY001111111

0111111

011111

01111

0111

011

01

011111111

11101110011010110001011010100100101000011111011111000000000180.在BCD码中，十进制数(N)D与二进制编码(K3K2K1K0)B的关系可以表示为：(N)D=23

K3+22

K2+21

K1+20

K08421在BCD码中，用四位二进制数表示0~9十个数码。亦称8421码2.二---十进制编码器00000001001000110110011110001001010101008421码十进制数012345678981.将十个状态（对应于十进制的十个代码）编制成BCD码。十个输入需要几位输出？四位输入：I0

I9输出：Y0

Y3列出状态表如下：十-四线编码器二---十进制编码器82.编码表0输入Y3Y2Y1Y0I00000I10001I20010I30011I40100I50101I60110I70111I81000I91001逻辑图略83.15.2.2译码器1.二进制译码器将输入的一组n位二进制码译成2n种电路状态。也叫n---2n线译码器。译码器的输入：n位二进制代码译码器的输出：2n个高低电平信号编码的逆过程，即将某二进制代码翻译成电路的某种状态。译码84.2-4线译码器74LS139的内部线路输入控制端输出&&&&A1A01111185.74LS139的功能表“—”表示低电平有效。86.74LS139管脚图一片139种含两个2-4译码器87.（2）显示译码器二-十进制编码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。显示器件：常用的是七段显示器件abcdefg88.接法：共阴极：共阳极：“1”亮，“0”不亮abcdefgabcdefg+5V“0”亮，“1”不亮各段加正向电压导通，发光;各段加反向电压截止，不发光各段加反向电压导通，发光;各段加正向电压截止，不发光89.七段显示译码表abcdfg

A3A2A1A0

abcdefg

00001111110

00010110000

01000110011e（共阴极接法）

01011011011

01101011111

01111110010

00111111001

00101101101

10001111111

10011111011091234567890.显示译码器：CT7449的管脚图消隐控制端114CT7449A1A2A3A0eabcdfgUccGNDBI91.完整的功能表请参考相应的参考书。功能表（简表）输入输出显示DABIag10XXXX0000000消隐8421码译码显示字型CT7449与七段显示器件的连接：abfcdegA3A2A1A0abfcdegCT744