基本硬件结构

关于基本硬件结构121.1单片微型计算机概念1.1.1单总线微型计算机系统基本构成CPU内存I/O接口ABDBCB外设主机第2页,共79页，2024年2月25日，星期天31.1.2单片微型计算机----单片机----单片微控制器 *并不是所有单片机都对外提供总线结构软硬件设计方法差别CPU内存I/O接口ABDBCB单片机将微型计算机主机集成在单一IC芯片上,因此一个单片机至少包含有：CPU+存储器（不限大小）+接口（不限多少）+内部总线第3页,共79页，2024年2月25日，星期天41.1.3单片微型计算机应用特点单片机体积小、功能强、功耗低、可靠性高和性价比高的特点，在过程控制、机电一体化产品、智能仪器、家用电器、计算机网络及通讯等方面得到广泛应用。单片机经历了一位、4位、8位、16位及32位的发展阶段，世界上一些著名的半导体器件厂家都开发了单片机如Intel、TI、Motorola、Zilog、Philips等。单片机的品种日益增加，在众多的通用型单片机里，以Intel公司的MCS系列单片机最为著名。第4页,共79页，2024年2月25日，星期天51.2MCS51单片机构成图1.2.180C51单片机构成

外中断

INT0INT18051CPU4KB程序存储器128B数据存储器ALE、PSEN、EA可编程16位加法T/C64KB总线扩展控制电路可编程I/O接口可编程UARTRXDTXDP0P1P2P3T0T1振荡器XTAL1XTAL2RSTVCCVSS

内中断1.2.1MCS51的总体构成

第5页,共79页，2024年2月25日，星期天61.2.2

MCS51单片机内部结构通道0驱动器通道2驱动器RAM地址锁存器RAM通道0锁存器通道2锁存器ROM/EPROMB寄存器程序地址寄存器缓冲器PC递增器程序计数器PC驱动器DPTR指针VCCGNDP1.0～P1.7堆栈指针SPACCTMP2PSW通道3锁存器通道1锁存器通道1驱动器通道3驱动器TMP1SCONTMODPCONTCONTL0TH1TH0TL1IESBUF(TX/RX)IP中断、串行口和定时器逻辑振荡器P3.0～P3.7P0.0–P0.7RSTEAALEPSENXTAL2XTAL1ALU(+5V)指令寄存器定时和控制逻辑指令译码器图1.2.2MCS-51片内总体结构框图P2.0–P2.7第6页,共79页，2024年2月25日，星期天71.2.3MCS51单片机主要性能特点高档8位CPU，包含支持二个外部、三个内部中断源，两个优先级的可编程中断控制器内部程序存储器、数据存储器（51、52子系列）支持多达32根的双向I/O口线硬件程序、数据存储器寻址空间分离，各达到64KB2个16位加法T/C，支持4种工作模式全双工通用异步串行接收发送器（UART），支持四种工作模式四个通用工作寄存器（R）区，共32个通用寄存器；支持专用寄存器区布尔处理机，支持灵活方便的位运算MCS51兼容指令系统，支持5种寻址方式支持深度可达RAM容量的程序堆栈区第7页,共79页，2024年2月25日，星期天81.2.4MCS51单片机存储器容量

存储器类型单片机系列掩膜ROMEPROMRAMMCS-5151子系列8031//128B80514KB/128B8751/4KB128B52子系列8032//256B80528KB/256B8752/8KB256B表1.2.1MCS-51单片机存储器容量第8页,共79页，2024年2月25日，星期天91.3MCS51的封装及引脚定义1.3.1MCS51的逻辑符号地址锁存器CBI/OA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0D7D6D5D4D3D2D1D0DBABP1.0P1.7RESETP3.0P3.7VSSVCCP0.0P0.7EAALEPSENP2.7P2.0........................表1.3.1MCS-51单片机逻辑图第9页,共79页，2024年2月25日，星期天101.3.2MCS51的实际封装图之一、二图1.3.2MCS-51单片机典型封装形式第10页,共79页，2024年2月25日，星期天111.3.3MCS51的实际封装图之三图1.3.3MCS-51单片机的QFP封装形式第11页,共79页，2024年2月25日，星期天121.4MCS51/52的存储器配置特殊功能寄存器通用

RAM区位寻址区00H1FH20H2FH30H7FH80HFFH80H88H90H98HA0HA8HB0HB8HD0HE0HF0H特殊功能寄存器中位寻址外部ROM内部ROM(EA=1)外部ROM(EA=0)0000H0000H0FFFH或1FFFH0FFFH或1FFFH1000H或2000HFFFFH外部RAM(I/O口地址)0000HFFFFH内部数据存储器（a）外部数据存储器（b）程序存储器（c）工作寄存器区图1.4.1MCS-51单片机存储器配置示意52子系列：通用RAM区高128Bytes第12页,共79页，2024年2月25日，星期天131.4.1存储器总体配置说明MCS51存储器配置采用“哈佛”结构，64K程序存储器和64K数据存储器空间独立编址。物理上：片内ROM（8031无）、RAM，片外扩展ROM、RAM；

逻辑上：64K内外ROM空间统一，采用立即寻址、基址+变址寻址访问；内外RAM空间重叠，外部RAM的访问只能采用MOVX指令在累加器A和@Ri(i=0,1)或@DPTR之间进行；对52子系列，内部RAM的高128B和SFR区空间重叠，因此，对高128B的通用RAM，采用直接寻址方式访问，而对SFR的访问只能采用寄存器间址寻址方式（@R0~R7）。外部扩展I/O口或外部功能部件接口寄存器，同外部RAM统一编址，即：必须采用MOVX指令进行访问.第13页,共79页，2024年2月25日，星期天141.4.2程序存储器（ROM、EPROM、EEPROM）64K程序存储器内外统一编址（EA=0时忽略内部ROM）。支持寻址方式：立即寻址，基址+变址寻址；

特殊单元：

0000H：PC复位值，通常设置跳转指令；

0003H：INT0触发中断服务程序入口

000BH：T0溢出中断服务程序入口

0013H：INT1触发中断服务程序入口

001BH：T1溢出中断服务程序入口

0023H：UART中断服务程序入口

002BH：T2中断服务程序入口（52子系列支持）第14页,共79页，2024年2月25日，星期天151.4.3数据存储器（RAM、EEPROM、扩展I/O口）数据传送：内部RAM用MOV指令，外部RAM（或I/O口寄存器）用MOVX。内部RAM：

00H-7FH：低128ByteRAM区；

80H-FFH：

（1）分布26个SFR（其中地址能整除8的SFR可以位寻址；使用寄存器间址方式访问—51、52子系列均有）； （2）高128ByteRAM区（52子系列，使用直接寻 址方式访问）；外部RAM（或I/O口）：采用MOVX指令，硬件自动访问最大64KBytes，采用R0或R1间址（最低256字节），或DPTR间址（整个64K范围）。

第15页,共79页，2024年2月25日，星期天161.4.3数据存储器（低128ByteRAM）低128ByteRAM区：使用寄存器间址或直接寻址

00—1FH：4个通用工作寄存器区，每区8个（R0—R7），当前区的选择由PSW（程序状态字）的RS1、RS0组合决定；可使用寄存器寻址方式访问；00H—7FH：可全部用作程序堆栈区（硬件复位后堆栈指针为07H，即在工作R区，通常设在30H以上，避开R区和位寻址区）20H—2FH：位寻址区（共16x8=128位），+12个可位寻址（地址可整除以8）的SFR（共12x8-3[52子系列：IP中2位、IE中1位除外]=93位）=221位地址；对51子系列有213个位地址；位地址的访问只能采用直接寻址，且用在位操作指令中（从而区别高128B的RAM直接寻址）。第16页,共79页，2024年2月25日，星期天171.4.3数据存储器（低128ByteRAM中的位地址）表1.4.1内部数据存储器中的位地址第17页,共79页，2024年2月25日，星期天181.4.4SFR（专用功能寄存器）表1.4.2SFR及位地址定义第18页,共79页，2024年2月25日，星期天191.4.4SFR（名称及定义）MCS51共18个，占21Bytes。PC（程序计数器）在物理上是独立的，不属于内部RAM的SFR块；SFR含义简介：

（1）ACC*：累加器，通常用助记符：A；

（2）B*：在乘、除法指令中为有专门用途，一般场合用作普通RAM单元；

（3）PSW*：程序状态字，程序状态字寄存器。定义格式如（如表1-4所示）。其中，CY：进借位标志；AC：辅助进借位标志；F0：用户标志；RS1、RS0：工作寄存器组选择（如表1-5所示）。OV为溢出标志—用于带符号数计算；P为奇偶校验标志，指示ACC中1的个数的奇偶性。

（4）SP：堆栈指针，指示栈顶位置（复位初始化为07H，PUSH：SP+1

入栈；POP：弹栈SP-1）。中断或CALL指令：PC自动入栈，但PSW并不自动入栈（需用软件操作入、弹栈操作）。第19页,共79页，2024年2月25日，星期天201.4.4SFR（名称及定义）

（5）DPTR：数据指针，16位，双字节，可8位访问；主要用于外部RAM或I/O口访问：MOVXA，@DPTR或MOVX@DPTR，A；也可用于访问程序存储器，实现“远程查表”操作：MOVCA，@A+DPTR（基址+变址寻址）。RS1RS0选择工作寄存器组000组（00H—07H）011组（08H—0FH）102组（10H—17H）113组（18H—1FH）表1.4.4

工作寄存器组的选择D7D6D5D4D3D2D1D0CYACCF0RS1RS0OV-P表1.4.3

PSW定义第20页,共79页，2024年2月25日，星期天211.4.4SFR（名称及定义）

（6）P0~P3*：P0~P3I/O端口锁存器，详细介绍见后；

（7）SBUF：UART数据缓冲器，存放待发送字节或读取已接收到的字节；实际物理上存在二个缓冲器：发送缓冲器和接收缓冲器，单二者共用同一个逻辑地址：“写”发送缓冲器，“读”接收缓冲器。

（8）TH0、TL0、TH1、TL1（52子系列还有TH2、TL2）：2个16位定时/计数器（T/C）的计数寄存器；

（9）IE*：中断允许寄存器；

（10）IP*：中断优先级控制寄存器；

（11）TMOD*：T/C方式选择寄存器；

（12）TCON*：T/C运行控制寄存器；

（13）SCON*：UART方式选择及运行控制寄存器；

（14）PCON：电源控制寄存器；第21页,共79页，2024年2月25日，星期天221.5振荡器、时钟电路、时序简介1.5.1单片机的时钟电路单片机时钟电路通常有两种形式：

内部振荡方式：MCS-51单片机片内有一个用于构成振荡器的高增益反相放大器，引脚XTAL1和XTAL2分别是此放大器的输入端和输出端。把放大器与作为反馈元件的晶体振荡器或陶瓷谐振器连接，就构成了内部自激振荡器并产生振荡时钟脉冲（如图1-6所示）。2.外部振荡方式：外部振荡方式就是把外部已有的时钟信号引入单片机内（如图1-7所示）。第22页,共79页，2024年2月25日，星期天231.5.1单片机的时钟电路XTAL2XTAL1MCS-51C1C2CYS

图1.5.1内部振荡方式

XTAL2XTAL1MCS-51+5VVSSTTL外部时钟源

图1.5.2外部振荡方式第23页,共79页，2024年2月25日，星期天241.5.2振荡周期、时钟周期、机器周期和指令周期P1P2S1P2振荡周期时钟周期机器周期机器周期指令周期XTAL2(OSC)S2S3S4S5S6S1S2S4S5S3S6P1P1P1P1P1P1P1P1P1P1P1P2P2P2P2P2P2P2P2P2P2图1.5.3MCS-51单片机各种周期的相互关系第24页,共79页，2024年2月25日，星期天251.5.3各周期时间概念及其相互关系振荡周期：为单片机提供时钟信号的振荡源的周期;时钟周期：是振荡源信号经二分频后形成的时钟脉冲信号;机器周期：通常将完成一个基本操作所需的时间称为机器周期;指令周期：是指CPU执行一条指令所需要的时间。一个指令周期通常含有1～4个机器周期.例如：若MCS-51单片机外接晶振为12MHz时，则单片机的四个周期的具体值为：振荡周期＝1/12MHz＝1/12μs＝0.0833μs时钟周期＝1/6μs＝0.167μs机器周期＝1μs指令周期＝1～4μs第25页,共79页，2024年2月25日，星期天261.5.4MCS51单片机指令的取指和执行时序图1.5.4MCS51单片机典型指令的取指和执行时序

再读下一条指令再读下一条指令XTAL2(OSC)P2S1ALE读操作码读下一个操作码（丢弃）读第二字节（a）单字节，单周期指令例：MOVAR1（d）单字节，双周期指令，如MOVXP1P2S1P1P2S2P1P2S3P1P2S4P2S5P2S6P2S1P1P1P1P1P2S2P1P2S3P1P2S4P1P2S5P2S6P2S1S2P1P1P1P1P2S2P1P2S3P1P2S4P1P2S5P1P2S6P1P2S1P1P2S1读操作码P1P2S2P1P2S3P1P2S4P1P2S5P1P2S6P1P2S1P1读下一个操作码（丢弃）（b）双字节，单周期指令例：ADDAdir（c）单字节，双周期指令例：INCDPTR读操作码（MOVX）读下一个操作码（丢弃）无取指无ALE无取指地址数据（DATA）访问外部存储器P2S1读操作码P1P2S2P1P2S3P1P2S4P1P2S5P1P2S6P1P2S1P1P2S2P1P2S3P1P2S4P1P2S5P1P2S6P1P2S1P1P2S2P1P2S1P1P2S2P1P2S3P1P2S4P1P2S5P1P2S6P1P2S1P1P2S2P1P2S3P1P2S4P1P2S5P1P2S6P1P2S1P1P2S2P1第26页,共79页，2024年2月25日，星期天271.5.5MCS51典型复位电路及复位状态1．复位电路

单片机复位电路包括片内、片外两部分。外部复位电路就是为内部复位电路提供两个机器周期以上的高电平而设计的。MCS-51单片机通常采用上电自动复位和按键手动复位两种方式。如图1-10所示。22μFC1

RSTR11KΩ+5V22μFC1

RST+5VR2200ΩRSTR1

1KΩ+5V

C222μF803180518751803180518751803180518751R11KΩ22μFC1R21KΩ（a）上电复位电路（c）按键脉冲复位电路（b）按键电平复位电路图1.5.5几种复位电路第27页,共79页，2024年2月25日，星期天281.5.5复位后的SFR初始化值2．单片机复位后的状态：单片机运行出错或进入死循环时，可按复位键重新运行。21个特殊功能寄存器复位后的状态为确定值，如表1-6所示。

SFR初始状态SFR初始状态A00HTMOD00HB00HTCON00HPSW00HTH000HSP07HTL000HDPL00HTH100HDPH00HTL100HP0~P3FFHSBUFXXHIPXXX00000BSCON00HIE0XX00000BPCON0XXXXXXXB表1.6单片机复位后特殊功能寄存器的状态第28页,共79页，2024年2月25日，星期天291.6输入/输出（I/O）端口1.6.1I/O端口概述

正如图1-2所示，MCS-51单片机有4个准双向（作为I/O输入时，需要先把口位锁存器置1，使输出下拉FET截止，故称为准双向口）并行的8位I/O口P0～P3，P0口为三态双向口，可驱动8个TTL电路输入，P1、P2、P3内部带有上拉网络，其负载能力为4个TTL电路输入。

每个口对应：1个口锁存器、一个输出控制电路、一个输出驱动器、二个输入三态缓冲器（同向）。系统需要访问外部ROM或RAM（I/O口）时，由P0、P2输出地址，P0分时传送数据（这时候P0为真正双向口）；P0~P3均可用作普通I/O口（为准双向口，且P0口线须外接上拉电阻）。第29页,共79页，2024年2月25日，星期天301.6.1P0口VCCP0.X锁存器读锁存器地址/数据控制Cont.D读引脚写锁存器内部总线QQMUXT2下拉FETP0.XT1上拉FETCL图1.6.1P0口的一位结构图三态缓冲器第30页,共79页，2024年2月25日，星期天311.6.1P0口结构和应用特点MUX由来自CPU的控制信号Cont.决定： （A）Cont.=1时，Add/Data接T2，输出（访问外部RAM、I/O口的）地址/数据，如果Add输出后要求读操作，则输入数据由“输入缓冲器”读入CPU；

（B）Cont.=0时，MUX接Q，P0作一般I/O口使用；输出时，通过控制T2将锁存器Q端信号输出到引脚，但由于Cont.=0导致与门输出0，使上拉T1管始终截止输出高电平时产生浮空高阻输出（三态）P0口作一般I/O口使用时须外接上拉电阻；输入时，对“读-修改-写”指令（如ANLP0，A）则“读锁存器”，否则“读引脚”电平。2.P0用作普通I/O口时，也是准双向口：由输出转为输入时，需要先将口锁存器置1，使T2截止（防止原来输出的低电平将引脚箝为到0）；系统复位时，锁存器初始化为1，保证复位后直接将口线用作输入功能；而访问外部存储器时，CPU会在必要时自动向P0口写FFH。第31页,共79页，2024年2月25日，星期天321.6.2P2口的一位结构VCCP2.X锁存器读锁存器D读引脚写锁存器内部总线QMUXT2下拉FETP2.X等效上拉电阻CL图1.6.2P2口的一位结构图三态缓冲器R*Addr.Cont.第32页,共79页，2024年2月25日，星期天331.6.2P2口结构和应用特点P2口主要用作外部ROM、RAM（I/O口）访问时的高8位地址（Addr---来自PCH或DPH）输出，这时MUX由Cont.控制倒向图中的右方，P2口不可在用作一般I/O；**当系统外部扩展有程序存储器（ROM）时（8031必须外扩程序存储器），P2口将占用。注意：访问外部RAM周期结束后，P2锁存器的内容又会重现在P2引脚上；P2用作普通I/O口时，也是准双向口：由输出转为输入时，需要先将口锁存器置1，使T2截止（防止原来输出的低电平将引脚箝为到0）；系统复位时，锁存器初始化为1，保证复位后直接将口线用作输入功能；系统无外扩ROM而有外扩RAM时，可作具体应用分析： （A）外部RAM<=256Bytes时，可考虑使用@Ri间址的MOVX指令，以节省P2口作一般I/O口使用； （B）当外部RAM>256Bytes但又不太大时，可考虑用软件的方法传送高位地址，仍使用MOVX@Ri指令，以节省部分或全部P2口线作一般I/O口使用。第33页,共79页，2024年2月25日，星期天341.6.3P1口的一位结构VCCP1.X锁存器读锁存器D读引脚写锁存器内部总线QMUXT2下拉FETP1.X等效上拉电阻CL图1.6.3P1口的一位结构图三态缓冲器R*Q第34页,共79页，2024年2月25日，星期天351.6.3P1口结构和应用特点标准的准双向口，在组成MCS51应用系统时，用作通用一般I/O口；对52子系列，P1.0、P1.1属双功能口结构。第35页,共79页，2024年2月25日，星期天361.6.4P3口的一位结构VCCP3.X锁存器读锁存器D读引脚写锁存器内部总线QMUXT2下拉FETP3.X等效上拉电阻CL图1.6.4P3口的一位结构图三态缓冲器R*Q*第二功能输出缓冲器*第二功能输入第36页,共79页，2024年2月25日，星期天371.6.4P3口结构和应用特点双功能口，P3作一般I/O口使用时，原理类似P1和P2口，替代输出功能保持1；作第二输出或输入功能时，该位锁存器由内部逻辑置1；作第二输入功能时，替代输出功能线和该位锁存器均由内部逻辑置1，以保持T2截止；2.第二替代功能与引脚对应关系如下：

P3.0RXDP3.1TXDP3.2INT0P3.3INT1P3.4T0P3.5T1P3.6WRP3.7RD

复位初始化： （A）锁存器自动置1TXD、WR、RD可直接工作； （B）且复位后替代输出功能线=1，所以替代输入功能可直接工作。第37页,共79页，2024年2月25日，星期天381.7定时/计数器（T/C）T/C概述

在应用系统中，通常要求实现比较精确的定时处理或实现对外部事件的计数处理

T/C作为常用外围功能部件，在一般单片机中均有不同数量的集成。

MCS51系列单片机有2个16位的定时/计数器：定时/计数器0（T0）和定时/计数器1（T1）。它们都有定时器或事件计数的功能（外部事件输入端定义在P3.4和P3.5，不用于计数功能时，P3.4和P3.5仍可用于一般I/O口），可用于定时控制、延时、对外部事件计数和检测等场合。52子系列增加了一个定时/计数器2（T2，事件输入PIN与P1.1复用）。第38页,共79页，2024年2月25日，星期天391.7.1T/C的结构及工作原理fOSCINTX中断请求TX/12加1计数器TFXGATETRXC/Tx控制信号图1.7.1

定时/计数器的结构框图第39页,共79页，2024年2月25日，星期天40核心：加1计数器；计数脉冲源：外部事件脉冲输入（下降沿引起计数器加1，用于计数）；内部标准定时脉冲fOSC/12（用于定时）。工作原理：（1）C/T=0，定时，计数速率为1/12fOSC，可看着对机器周期计数。定时时间=（机器周期数*12/

fOSC）；（2）C/T=1，计数，T/C寄存器对外部TX引脚上的输入脉冲的“下跳沿”计数；若某个机器周期的S5P2采得1，下一个机器周期的S5P2时采得0，则在接下来的一个机器周期的S3P1时，寄存器加1，所以作计数器使用时的最高计数速率为1/24fOSC。外部输入信号至少保持一个完整的机器周期，才能保证计数不丢失。1.7.1T/C的特点及工作原理第40页,共79页，2024年2月25日，星期天411.7.1T/C结构与原理定时/计数器可通过专用寄存器TMOD和TCON编程。16位的加1计数器由二个SFR组成：THX和TLX（x=0,1），可程控为不同的组合状态（13位、16位或二个8位），形成四种工作方式。8051CPUTH1TL1TCONTMOD中断申请TH0TL0控制溢出方式T1T0P3.5P3.4图1.7.2TMOD、TCON与T0、T1关系第41页,共79页，2024年2月25日，星期天421.7.2T/C的方式寄存器与控制寄存器*每当执行一条改变TMOD或TCON内容的指令时，新值将在下一条指令的S1P1进入相应的SFR并产生作用。1.TMOD：方式寄存器，复位时00H，不可位寻址（89H）。GATEC/TM1M0GATEC/TM1M0T1方式设定T0方式设定要求INT1=1且TRx=1才选通T11只要TRx=1就选通T1（常用）0计数功能1定时功能0方式3（二个独立8位，只适合于T0）11方式2（重装载，常用于UART的薄特率发生器）10方式1（16位）01方式0（13位）00第42页,共79页，2024年2月25日，星期天431.7.2T/C的控制寄存器（TCON）2.TCON：控制寄存器，复位时00H，可位寻址（88H）。TF1TR1TF0TR0IE1IT1IE0IT0T1、T0控制及标志外部中断触发方式及标志T1溢出中断请求，相应中断后，硬件自动清零1无T1中断请求0停止T1计数1启动T1计数0边沿触发方式，二个机器周期内采到INTx下跳沿，则置位IEx1电平触发方式，每个S5P2采样INTx引脚为低电平，则直接置位IEx（可能发生连续中断）0INTx中断请求，响应中断后，硬件自动清零1无INTx中断请求0第43页,共79页，2024年2月25日，星期天441.7.3T/C的四种工作方式—方式0（13位）方式0：M1M0=00，13位T/C（THx8位，TLx5位—相当于定标器）

当13位计数器加1计数至全1时，再加1就产生溢出，将TFx置位，向CPU申请中断，CPU进入相应的中断服务程序时，将由硬件自动清除TFx（也可由软件清除）；fOSCINTX中断请求TX/12TLx(5位)TFXGATETRXC/Tx控制信号图1.7.3(a)方式0THx(8位)第44页,共79页，2024年2月25日，星期天451.7.3T/C的工作方式1（16位）2.方式1：M1M0=01，16位T/C（THx8位，TLx8位）

当16位计数器加1计数至全1时，再加1就产生溢出，将TFx置位，向CPU申请中断，CPU进入相应的中断服务程序时，将由硬件自动清除TFx（也可由软件清除）；同样条件下，可用于更长时间的延时。fOSCINTX中断请求TX/12TLx(8位)TFXGATETRXC/Tx控制信号图1.7.3(b)方式1THx(8位)第45页,共79页，2024年2月25日，星期天461.7.3T/C的工作方式2（8位重载）3.方式2：M1M0=10，自动重装载功能8位计数器（THx8位，TLx8位）

当TLx计数器溢出时，将TFx置位的同时，THx的值自动送至（重装载）TLx。选T1（或T2）为方式1，一般用于UART波特率发生器（此时需禁止T/C中断）。fOSCINTX中断请求TX/12TLx(8位)TFXGATETRXC/T1控制信号图1.7.3(c)方式2THx(8位)重载控制第46页,共79页，2024年2月25日，星期天471.7.3T/C的工作方式3（二个8位T/C）3.方式3：M1M0=11，二个独立8位计数器，只适合于T0（TH08位，TL08位） fOSCINT0中断请求T0/12TL0(8位)TF0GATETR0C/T0控制信号图1.7.3(d)方式3中断请求TH0(8位)TF1fOSC/12TR1第47页,共79页，2024年2月25日，星期天481.7.3T/C的工作方式3（二个8位T/C）方式3应用特点：

*TL0使用了T0的所有控制位TH0被限制只能工作于8位定时方式，且借（占）用了T1的TR1、TF1控制和标志位当T0工作于方式3时，T1只可以工作于方式0、1或明或2，且不需要使用中断（即无中断功能）的情况下。*方式3可在允许的条件下，为系统增加一个附加的8位定时器。第48页,共79页，2024年2月25日，星期天491.7.4T/C的（初始化）编程要点（1）确定控制字的值；正确计算计数初值（2）T/C初始化步骤：

（A）将工作方式字写入TMOD； （B）将计算得到的计数初值装入TLX和（或）THX（方式0时TLX装计数值的低5位，THX装高8位------不同模式具体要求不同） ； （C）置位TCON的TRX位，启动计数器工作（GATE=0时，T/C的起停只取决于TRX）； （D）根据需要，置位IE的ETX位，以允许T/C中断； （E）根据需要，置位IE的EA位，开CPU中断允许；

第49页,共79页，2024年2月25日，星期天501.7.4T/C的计数常数的计算（3）设系统晶振频率为YMHz，装入计数初值为x，需要定时时间长度为T，则有：其中：方式0 n=13

方式1 n=16

方式2，3 n=8举例：设Y=6MHz，定时1ms，则：

采用方式0：第50页,共79页，2024年2月25日，星期天511.7.4T/C的计数常数的计算采用方式1：采用方式2、3（不合理—最大定时达不到1ms）第51页,共79页，2024年2月25日，星期天521.7.5T/C的应用编程见第四章

第52页,共79页，2024年2月25日，星期天531.8通用异步串行接口（UART）1.8.1概述串行通信基本概念： （1）通信：并行通信、串行通信的概念、特点及应用； （2）串行通信：同步通信、异步通信特点及应用；

（3）点对点通信、多机（多点）通信：单工、半双工、全双工串行通信；UART串行通信协议内容：

帧格式：起始位、数据位、校验位、停止位的概念；

通信波特率：bits/s；图1.8.1UART帧格式第53页,共79页，2024年2月25日，星期天541.8.2MCS51串行口的控制寄存器MCS51串行接口使用P3.0（RXD）、P3.1（TXD），支持全双工串行通信。

支持四种工作模式（模式0-3）：

（1）用作同步移位寄存器（方式0，固定波特率）；

（2）用作UART（通用异步收发器—方式1、2、3，支持不同的帧格式、波特率可变，支持多机通信功能）。1．串行口控制寄存器SCON

该寄存器的字节地址为98H，可位寻址。SCON格式如图7-6所示。第54页,共79页，2024年2月25日，星期天551.8.2SCON寄存器图1.8.2SCON位地址及功能定义SCON位地址SM0SM1SM2RENTB8RB8TIRI9F9E9D9C9B9A9998D7 D6 D5 D4 D3 D2 D1 D0（1）SCON功能：确定串行口的操作方式及某些功能(REN、SM2)；指示发送和接受的第九数据位（TB8、RB8）；指示发送或接收中断标志（TI、RI）。（2）SCON地址及定义：第55页,共79页，2024年2月25日，星期天56（3）SCON位功能说明：工作方式控制位：SM0SM1SM2：方式0时必须清0，方式1时一般设为0（如SM2=1，则接收到有效的停止位才能使RI=1）；

方式2、3用于主从式多机通信时，指示帧中第九数据位的性质： *第九数据位为1：地址帧，只有SM2=1的从机才接收； *第九数据位为0：数据帧，只有SM2=0的从机才接收；表1.8.1串行口工作方式控制第56页,共79页，2024年2月25日，星期天571.8.2SCON寄存器REN：串行接收允许控制位TB8：方式2、3中要发送的第九数据位，如奇偶校验位、多机通信中的地址/数据帧标志位；方式0、1中TB8不用。RB8：方式2、3中接收到的第九数据位，如奇偶校验位、多机通信中的地址/数据帧标志位；方式1时，如SM2=0，则RB8是接收到的停止位；方式0中RB8不用。TI、RI：串行口发送、接收帧完成中断标志位，不能硬件清除（在中断服务程序中，用户需用软件清除）；（4）附加说明改变SCON的值将在下一条指令的S1P1锁入并开始有效。TI、RI共用一个中断服务入口（0023H），所以要求用户在服务程序中测试中断源性质。第57页,共79页，2024年2月25日，星期天581.8.2电源控制寄存器PCON2．电源控制寄存器PCON

该寄存器的字节地址为87H，不可位寻址。（1）PCON功能：单片机闲置模式、掉电模式设定，UART工作在方式1、2、3时的波特率倍增控制位（SMOD）；（2）PCON地址及定义：SMOD---GF1GF2PDIDLUART波特率倍增控制未定义通用标志位掉电方式（优先）闲置方式图1.8.3SCON位地址及功能定义第58页,共79页，2024年2月25日，星期天591.8.2UART数据收发缓冲寄存器SBUF3．SBUF

（1）不可位寻址。物理上有二个SBUF：一个发送SBUF，只能写不能读；一个接收SBUF，只能读不能写。即写SBUF时操作的是发送SBUF，读SBUF时操作的是接收SBUF。 （2）发送：所有方式下，写SBUF启动发送过程，8位数据装如发送SBUF，1（停止位）或TB8装入第九位； 接收：数据字节装入读SBUF，第九位装入RB8，如果SM2使得接收数据无效，则读SBUF和RB8内容保持不变，即接收的帧丢失不可恢复。第59页,共79页，2024年2月25日，星期天601.8.3MCS51串行口工作原理及过程方式0工作过程描述：移位寄存器方式 发送过程：

CPU执行写SBUF指令时，即启动串行口以固定FOSC/12的波特率，在TXD输出移位脉冲的控制下，将8位数据由RXD串行输出，8位发送完毕，置位TI； 接收过程：

REN=1且RI=0的情况下，启动一次接收过程。RXD为串行数据输入端，TXD输出移位脉冲，接受器以固定FOSC/12的波特率采样RXD。8位接收完毕，置位RI；

*方式0下：SM2=0，波特率固定为FOSC/12，RI、TI应由软件负责清除。第60页,共79页，2024年2月25日，星期天611.8.3方式0收发时序图1.8.4-2方式0接收时序图1.8.4-1方式0发送时序第61页,共79页，2024年2月25日，星期天621.8.3方式1-3工作原理及过程2.方式1、2、3工作过程描述：UART方式

(1)发送过程：

CPU执行写SBUF指令时，即启动串行口向TXD端发送一帧。串行口发送波特率可根据要求设定。一帧发送的顺序为：起始位

8位数据位（低位先发，最高位可能是校验位）第九数据位（方式1：停止位；方式2、3：TB8），一帧发送完毕，置位TI；

(2)接收过程：

REN=1且RI=0的情况下，启动一次（帧）接收过程。串口以16X波特率的速率采样RXD端口，当采到“负跳变”即判断起始位到来，开始一帧的接收过程，接收完毕，将前8位送“接收SBUF”，第九位送RB8（方式1：停止位；方式2、3：程控第九位）一帧接收完毕，置位RI；第62页,共79页，2024年2月25日，星期天631.8.3方式1-3工作过程0检测器SBUF输入移位寄存器（9位）数据总线内部数据总线DSQCLSTARTTXCLK写SBUF/16/16SHIFTDATASENDTIRITXD1到0跳变检测器STARTRXCLK位检测器发送控制器接收控制器LOADSHIFT1FFSBUF移位读SBUF采样RXD装载SBUF串行口中断请求/2TCLKRCLKSMODT1溢出T2溢出1第63页,共79页，2024年2月25日，星期天641.8.3方式1收发时序图1.8.5-1方式1发送时序图1.8.5-2方式1接收时序第64页,共79页，2024年2月25日，星期天651.8.3方式2、3收发时序图1.8.6-1方式2、3发送时序图1.8.6-2方式2、3接收时序第65页,共79页，2024年2月25日，星期天661.8.4总结：各方式的比较及波特率的计算1.收/发帧长及结构：方式功能帧长度帧结构0移位寄存器88位数据1UART101位起始位+8位数据+1位停止位2UART111位起始位+8位数据+1位可程控位（RB8/TB8）+1位停止位3UART11同方式2第66页,共79页，2024年2月25日，星期天671.8.4方式0-3波特率计算及比较2.波特率及其可编程性：方式可编程性影响因素（fOSC除外）波特率0否无fOSC/121是PCON.7、T1溢出率2SMOD/32x（定时器T1的溢出率）2是PCON.7fOSC/32或fOSC/643是PCON.7、T1溢出率2SMOD/32x（定时器T1的溢出率）第67页,共79页，2024年2月25日，星期天683.方式1、2、3波特率计算公式为：方式1、3：*其中TH1为T1方式2的8位重装载值，SMOD为TCON.7fOSC为系统晶振频率*对应SMOD可取值0或1，方式2下可采用的波特率有二种：即fOSC/64或fOSC/32方式2：1.8.4方式0-3波特率计算及比较第68页,共79页，2024年2月25日，星期天691.8.4各方式的收发特点比较4.收/发特点及有效接收条件：方式TB8、RB8多机通信产生最后一次移位脉冲时，装载SBUF和RB8并置RI=1的条件0不用不支持RI=01停止位不支持（1）RI=0；（2）SM2