《基于ARM的单片机应用及实践-GD32案例式教学 第2版》 武奇生 课件全套 第1-7章　概述、系统及存储器架构-模数转换器

基于ARM的单片机应用及实践—GD32案例式教学如图所示，图灵假想的这台抽象机器包括这样几部分：一条无线长的纸袋TAPE。纸袋被划分为一个接一个的小格子，每个格子上包含一个来自有限字母表的符号，字母表中有一个特殊的符号表示空白。纸带上的格子从左到右依次被编号为0,1,2,3…，纸带的右端可以无限伸展。一个读写头HEAD。该读写头可以在纸带上左右移动，它能读出当前所指的格子上的符号，并能改变当前格子上的符号。一套控制规则TABLE。它根据当前机器所处的状态以及当前读写头所指的格子上的符号来确定读写头下一步的动作，并改变状态寄存器的值，令机器进入一个新的状态。一个状态寄存器。它用来保存机器当前所处的状态。机器的所有可能状态的数目是有限的，并且有一个特殊的状态，成为停机状态。从人动计算迈到机动计算——追求更快的计算从科学计算迈向智能计算——追求最好的计算从集中计算迈向普适计算——计算无处不在计算在本质上就是信息处理。人类对信息处理的需求自古就存在，最早的结绳计算和古老的算盘都可以认为是计算的具体形式之一。但是，现代意义上的信息处理，主要是指基于电子计算机的信息处理，开始于20世纪40年代，基于第三次工业革命，即电气革命的技术和物理成就，在军事、科学计算等领域的需求推动下发展起来的。它大致上可以概括为这样三个趋势。事实上，图灵机模型已经包含了如何设计并实现一台计算机的基本思路，图灵机包含三个基本的组成模块，分别是纸带、读写头和控制电路，它们放映到计算式机设计中，分别就是存储器、运算器和控制器。冯·诺依曼意识到这一点，进一步扩展了输入设备和输出设备，并在莫奇利建造的ENIAC基础上，对计算机组织结构进一步规范化，总结出了指导计算机设计的冯·诺依曼计算机模型，如图所示。现代的嵌入式计算机往往在图1-4基础上进一步做了如下两个改进，如图1-5所示。（1）区分内存储器和外存储器，以平衡功能、性能和成本之间的矛盾，一般速度快、性能高但是价格贵的静态存储器（SRAM）作为内存储器，用于存放正在运行的程序代码与数据，用闪存（Flash）、硬盘等速度较慢但是单位存储成本较低的器件作为外存储器，用于脱机断电期间提供程序和数据存储。这种存储层次在嵌入式系统中经常体现为高速SRAM和大容量Flash的区别。（2）区分指令存储器和数据存储器，并分别设置指令总线和数据总线进行存取。这样可以进一步提高CPU访问的性能，这种架构被称为哈佛架构。这一设计在高性能芯片如TI何ADI公司的各种数字信号处理芯片中广泛存在；而在低成本微控制器应用中，出于降低成本和复杂度的需要，大多只提供一条总线通向存储器。一个折中的方案是总线仍然只是一条，但是允许程序代码和数据可以分开存储在不同的存储器区域中，这样就可以根据不同存储器的性能来分配指令存储器和数据存储器以达到较优的性能。ARM和Cortex都支持存储器重映射以提供上述功能。对任何一个真实的、技术可实现的计算机系统，都需要有最基础的一层硬件来实现，这一最基础的硬件实现了图灵机模型的要求，其上大部分都是各种硬件加速手段，对一个具体的计算机系统而言，软硬件的分割在哪里，主要取决于性能和成本之间的折衷。如果要求高性能，那么硬件加速的部件可以多些，相应成本也不可避免会增加；如果要求低成本，那么图中曲线可以下移，即用软件完成大部分处理，但性能会有所下降。针对不同的应用市场和应用场景，不同公司的不同产品都制定了自己的软硬件分割线，即使嵌入式系统这一领域百花齐放，日益繁荣。20世纪30-50年代：计算机诞生，十余台设计各异的计算机诞生在世界各地，并很快统一到冯·诺依曼架构下。1958年，TI公司的杰克·基尔比（JackKilby）发明了第一台集成电路（IC），从此，计算机技术的发展与集成电路工艺的发展紧密结合在一起。1961年，TI公司研发出第一个基于IC的计算机。1964年，全球IC出货量首次超出10亿美元。1965年，高登·摩尔（GordonMoore）提出描述集成电路工业发展规律的摩尔定律；同年，中国的第一块集成电路诞生，仅比美国晚了7年。1968年，Intel公司诞生，推出第一片1K字节的RAM。1971年，Intel推出微处理器4004.这是第一块在实际中被广泛使用的CPU芯片。紧接着，TI，Zilog,Motorola分别于1971、1973、1974年推出了基于半导体集成电路技术的CPU。这一阶段的突出特征是：以微处理器CPU芯片为核心，辅以外围电路，形成一块相对完整的电路模块，用于工业控制等系统中，这种架构与同时期的计算机的架构基本完全相同，只不过用途不同而已。这种模块被称为单片机，意指在一块电路板上实现了一台计算机。即使是在今天，单片机模块依然在很多领域发挥余热。1981年，Intel公司退出了8位微控制器8051，它在单片机内集成了CPU、4K内存、通用I/O、计数器、串行通行模块以及终端管理模块。已经是一个使用的微控制器（MCU）芯片了。在IC工业的支持下，8051的出现极大降低了计算机应用的门槛，实现了单板到单片的飞跃（因此也被称为单片机），8051因此也在实际中获得了极其广泛的应用，其他各大公司如ATMEL、飞利浦、华邦等也相继开发了功能更多、更强大的8051兼容产品，即使是在今天，8051架构仍然随处可见见。这一阶段的主要特征就是从单板到单片的技术飞跃，以及8051在实际中的广泛应用，可认为是嵌入式系统发展的中期阶段。嵌入式系统的发展主要来源于两大动力：社会需求的拉动和先进技术的推动，而且需求拉动为主，技术推动为辅，如图1-8所示。需求提供了市场，带动了新技术的产生，刺激了新技术的推广，如果没有需求就没有市场，再好的技术最终也会走向消亡；另一方面，技术在一定程度上也可以作用于需求，现今的技术使的不可能成为可能，使人们最终的梦想成为现实，最终有可能创造出新的需求和市场。嵌入式系统的发展主要来源于两大动力：社会需求的拉动和先进技术的推动，而且需求拉动为主，技术推动为辅，如图1-8所示。需求提供了市场，带动了新技术的产生，刺激了新技术的推广，如果没有需求就没有市场，再好的技术最终也会走向消亡；另一方面，技术在一定程度上也可以作用于需求，现今的技术使的不可能成为可能，使人们最终的梦想成为现实，最终有可能创造出新的需求和市场。ARM这个缩写至少有两中含义，一是指ARM公司，二是指ARM公司设计的低功耗CPU内核及其架构，包括ARM1到ARM11以及Cortex，其中获得广泛应用的有ARM7、ARM9、ARM11以及正在被广大客户接受的Cortex系列。作为全球领先的32位嵌入式RISC芯片内核设计公司，ARM公司的经营模式与众不同，它以出售ARM内核的知识产权为主要业务模式，并据此建立了与各大芯片厂商和软件厂商的产业联盟，形成了包括内核设计、芯片制定与生产、开发模式与支撑软件、整机集成等领域的完整产业链，在32位高端嵌入式系统领域居于统治地位，也是嵌入式系统课程学习的主流内容。目前可以提供ARM芯片的著名欧美半导体公司有：Intel、TI、NXP、Philips、STMicroelectronics、Silicon等。日本的许多著名半导体公司如瑞萨、三菱半导体、爱普生、富士通半导体、松下半导体等早期都大力投入开发自主的32位CPU结构，但现在都转向购买ARM公司的内核IP进行新产品设计。我国的中兴、华为等大型企业也购买了ARM授权用于自主版权专用芯片的设计。追踪ARM公司的发展历史，我们不难发现，ARM在合适的时间（20世纪80年代）转向低功耗嵌入式领域，并搭上了手机和无线通信的发展浪潮（20世纪90年代）实现了自身的快速发展，同时坚持扶持产业联盟的政策、广泛授权并培养第三方软硬件厂商确立了难以撼动的竞争优势。特性ARM7TDMI-SCortex-M4架构ARMv4T(冯·诺依曼)ARMv7-M（哈佛）ISA支持Thumb/ARMThumb/Thumb-2流水线3级3级+分支预测中断FIQ/IRQNMI+1到240个物理中断中断延迟24～42个时钟周期12个时钟周期休眠模式无内置存储器保护无8段存储器保护单元浮点运算单元无单精度浮点数学运算GD32450Z-EVAL评估板使用

GD32F450ZKT6作为主控制器。评估板使用

MiniUSB接口或者

DC-005连接器提供

5V电源。提供包括扩展引脚在内的及

SWD,Reset,Boot,Userbuttonkey,LED,CAN,I2C,I2S,USART,RTC,LCD,SPI,ADC,DAC,EXMC,CTC,SDIO,ENET,USBFS,USBHS,GD-Link等外设资源。物联网大致被认为有三个层次：底层是用来感知数据传输的网络层，最上层则是应用层习题请举例10个以上身边单片机系统的例子。请归纳整理嵌入式系统开发全流程中涉及到的知识领域，并思考哪些属于嵌入式系统初学者应该掌握的关键技能。嵌入式系统设计中有哪些矛盾需要设计者和开发者解决？如何理解计算机的计算能力和性能之间的概念差异？20世纪五六十年代，阿塔纳索夫等人都具备了电子计算机的构思，当时也拥有相应的技术手段，为什么他们都不能最后完成计算机的发明？如何理解计算机系统软硬件边界？GD32F4xx系列器件是基于Arm®Cortex®-M4处理器的32位通用微控制器。Arm®Cortex®-M4处理器包括三条AHB总线分别称为I-CODE总线、D-Code总线和系统总线。Cortex®-M4处理器的所有存储访问，根据不同的目的和目标存储空间，都会在这三条总线上执行。存储器的组织采用了哈佛结构，预先定义的存储器映射和高达4GB的存储空间，充分保证了系统的灵活性和可扩展性。

系统及存储器架构

Arm®Cortex®-M4处理器具有浮点运算功能、低中断延迟时间和低成本调试特性的32位处理器高集成度和增强的特性：适用高性能和低功耗应用。基于ARMv7架构，并且支持一个强大且可扩展的指令集，包括通用数据处理I/O控制任务、增强的数据处理位域操作、DSP(数字信号处理)和浮点运算指令。内部总线矩阵，用于实现I-Code总线、D-Code总线、系统总线、专用总线（PPB）以及调试专用总线（AHB-AP）的互联嵌套式向量型中断控制器（NVIC）闪存地址重载及断点单元（FPB）数据观测点及跟踪单元（DWT）指令跟踪宏单元（ITM）嵌入式跟踪宏单元（ETM）串行线和JTAG调试接口（SWJ-DP）跟踪端口接口单元（TPIU）内存保护单元（MPU）浮点运算单元（FPU）

丰富的Cortex®-M4系统外设

系统及存储器架构GD32F4xx系列微控制器提供了三种引导源，可以通过BOOT0和BOOT1引脚来进行选择，详细说明见表1-3.引导模式。该两个引脚的电平状态会在复位后的第四个CK_SYS(系统时钟)的上升沿进行锁存。用户可自行选择所需要的引导源，通过设置上电复位和系统复位后的BOOT0和BOOT1的引脚电平。一旦这两个引脚电平被采样，它们可以被释放并用于其他用途。

引导配置引导源选择启动模式选择引脚Boot1Boot0主FLASH存储器x0引导装载程序01片上SRAM11为了减少“读-改-写”操作的次数，Cortex®-M4处理器提供了一个可以执行单原子比特操作的位带功能。存储器映射包含了两个支持位带操作的区域。其中一个是SRAM区的最低1MB范围，第二个是片内外设区的最低1MB范围。这两个区域中的地址除了普通应用外，还有自己的“位带别名区”。位带别名区把每个比特扩展成一个32位的字。当用户访问位带别名区时，就可以达到访问原始比特的目的。下面的公式表明了位带别名区中的每个字如何对应位带区的相应比特或目标比特。

位带操作bit_word_addr=bit_band_base+(byte_offset×32)+(bit_number×4)

bit_word_addr指的是位带区目标比特对应在位带别名区的地址

bit_band_base指的是位带别名区的起始地址

byte_offset指的是位带区目标比特所在的字节的字节地址偏移量bit_number指的是目标比特在对应字节中的位置(0-7)其中：1.

Arm®Cortex®-M4处理器有哪几条系统总线？存储器采用什么架构？2.

Cortex®-M4提供的系统外设有哪些？3.

程序存储器，数据存储器，寄存器和I/O端口的地址空间有多大？为什么？

习题Cortex®-M4集成了嵌套式矢量型中断控制器（NVIC）来实现高效的异常和中断处理。NVIC实现了低延迟的异常和中断处理，以及电源管理控制。EXTI（中断/事件控制器）包括23个相互独立的边沿检测电路并且能够向处理器内核产生中断请求或唤醒事件。EXTI有三种触发类型：上升沿触发、下降沿触发和任意沿触发。EXTI中的每一个边沿检测电路都可以独立配置和屏蔽。简介Cortex®-M4系统异常91种可屏蔽的外设中断4位中断优先级配置位，可提供16个中断优先等级高效的中断处理支持异常抢占和咬尾中断将系统从省电模式唤醒EXTI中有23个相互独立的边沿检测电路；3种触发类型：上升沿触发，下降沿触发和任意沿触发软件中断或事件触发可配置的触发源EXTI结构框图EXTI触发源：来自I/O管脚的16根线来自内部模块的7根线（包括LVD、RTC闹钟、USB唤醒、以太网唤醒、RTC侵入和时间戳、RTC唤醒1.

Arm®Cortex®-M4处理器有哪几条系统总线？存储器采用什么架构？2.

Cortex®-M4提供的系统外设有哪些？3.

程序存储器，数据存储器，寄存器和I/O端口的地址空间有多大？为什么？

习题Cortex®-M4处理器最多可支持140个通用I/O引脚（GPIO），各片上设备用其来实现逻辑输入/输出功能。每个GPIO端口都有相关的控制和配置寄存器以满足特定应用的需求。GPIO引脚上的外部中断在中断/事件控制器（EXTI）中有相关的控制和配置寄存器。GPIO端口和其他的备用功能备用引脚，在特定的封装下获得最大的灵活性。GPIO引脚通过配置相关的寄存器可以用作备用功能引脚，备用功能输入/输出都可以。每个GPIO引脚可以由软件配置为输出（推挽或开漏）、输入、外设备用功能或者模拟模式。每个GPIO引脚都可以配置为上拉、下拉或无上拉/下拉。除模拟模式外，所有的GPIO引脚都具备大电流驱动能力简介输入/输出方向控制施密特触发器输入功能使能控制每个引脚都具有弱上拉/下拉功能推挽/开漏输出使能控制置位/复位输出使能可编程触发沿的外部中断—使用EXTI配置寄存器模拟输入/输出配置备用功能输入/输出配置端口锁定配置单周期输出翻转功能

主要特性输入/输出方向控制施密特触发器输入功能使能控制每个引脚都具有弱上拉/下拉功能推挽/开漏输出使能控制置位/复位输出使能可编程触发沿的外部中断—使用EXTI配置寄存器模拟输入/输出配置备用功能输入/输出配置端口锁定配置单周期输出翻转功能

主要特性PADTYPECTLyOMyPUDyGPIO输入X浮空00X00上拉01下拉10GPIO输出推挽浮空01000上拉01下拉10开漏浮空100上拉01下拉10AFIO输入X浮空10X00上拉01下拉10AFIO输出推挽浮空10000上拉01下拉10开漏浮空100上拉01下拉10模拟XX11XXX

GPIO配置

标准I/O端口位的基本结构当GPIO引脚配置为输入时：输入配置施密特触发输入使能可选择的弱上拉和下拉电阻；输出缓冲器禁用当前I/O引脚上的数据在每个AHB时钟周期都会被采样并存入端口输入状态寄存器施密特触发输入使能可选择的弱上拉和下拉电阻输出缓冲器使能开漏模式：输出控制寄存器设置为“0”时，相应引脚输出低电平；输出控制寄存器设置为“1”，相应管脚处于高阻状态推挽模式：输出控制寄存器设置为“0”时，相应引脚输出低电平；输出控制寄存器设置为“1”，相应引脚输出高电平对端口输出控制寄存器进行读操作，将返回上次写入的值对端口输入状态寄存器进行读操作，将获得当前I/O口的状态

输出配置

输出配置弱上拉和下拉电阻禁用输出缓冲器禁用施密特触发输入禁用端口输入状态寄存器相应位为“0”

模拟配置当GPIO引脚用于模拟模式时：使用开漏或推挽功能时，可使能输出缓冲器输出缓冲器由外设驱动施密特触发输入使能在输入配置时，可选择的弱上拉/下拉电阻I/O引脚上的数据在每个AHB时钟周期采样并存入端口输入状态寄存器对端口输入状态寄存器进行读操作，将获得I/O口的状态对端口输出控制寄存器进行读操作，将返回上次写入的值

备用功能（AF）配置当GPIO引脚用于模拟模式时：

备用功能（AF）配置1.

Cortex®-M4通用和备用输入/输出接口有哪些特征？2.

复位之后GPIO端口、串行线调试端口、JTDI、JTCK/SWCLK为、JTMS/SWDIO为、NJTRST为、NJTRST各是什么输入模式？

习题DMA控制器提供了一种硬件的方式在外设和存储器之间或者存储器和存储器之间传输数据，而无需MCU的介入，避免了MCU多次进入中断进行大规模的数据拷贝，最终提高整体的系统性能。每个DMA控制器包含了两个AHB总线接口和8个4字深度的FIFO，使DMA可以高效的传输数据。DMA控制器（DMA0，DMA1）共有16个通道，每个通道可以被分配给一个或多个特定的外设进行数据传输。两个内置的总线仲裁器用来处理DMA请求的优先级问题。Cortex®-M4内核与DMA控制器都是通过系统总线来处理数据，引入仲裁机制来处理它们之间的竞争关系。当MCU和DMA指定相同的外设的时候，MCU将会在特定的总线周期挂起。总线矩阵使用了轮询的算法保证MCU至少占用了一半的带宽。简介两个AHB主机接口传输数据，一个AHB从机接口配置DMA16个通道（每个DMA控制器有8个通道），每个通道连接8个特定的外设请求存储器和外设支持单一传输，4拍、8拍和16拍增量突发传输当外设和存储器传输数据时，支持存储器切换支持软件优先级（低、中、高、超高）和硬件优先级（通道号越低，优先级越高）存储器和外设的数据传输宽度可配置：字节，半字，字存储器和外设的数据传输支持固定寻址和增量式寻址支持循环传输模式支持三种传输方式：存储器到外设；外设到存储器；存储器到存储器（仅DMA1支持）DMA和外设均可配置为传输控制器：DMA作为传输控制器：可配置数据传输长度，最大为65535；外设作为传输控制器：数据传输的完成取决于外设的最后一个传输请求支持单数据传输和多数据传输模式：多数据传输模式：在存储器数据宽度和外设数据宽度不同的时候，自动打包/解包数据；单数据传输模式：当且仅当FIFO空的时候从源地址读取数据，存进FIFO，然后把FIFO的数据写到目标地址每个通道有5种类型的事件标志和独立的中断，支持中断的使能和清除

主要特性DMA系统架构DMA控制器由4部分组成：AHB从接口配置DMA两个AHB主接口进行数据传输两个仲裁器进行DMA请求的优先级管理数据处理和计数

三种传输模式的数据流外设到存储器：通过AHB外设主机接口从外设读取数据，通过AHB存储器主机接口向存储器写入数据；存储器到外设：通过AHB存储器主机接口从存储器读取数据，通过AHB外设主机接口向外设写入数据；存储器到存储器：通过AHB外设主机接口从存储器读取数据，通过AHB存储器主机接口向存储器写入数据。三种传输模式的数据流DMA控制器的两个AHB主机接口分别对应存储器和外设的数据访问：中断每个DMA通道都有专有的中断，包括5个中断事件：传输完成中断、半传输完成中断、传输错误中断、单数据传输模式异常中断、IFO错误和异常中断。任何一个中断事件都可以引发DMA中断。发生异常事件时，正在进行的DMA传输不会被停止，仍将继续传输；发生错误事件时，正在进行的DMA传输会被停止。中断事件标志位使能位清除位DMA_INTF0或DMA_INTF1DMA_CHxCTL或MA_CHxFCTL

DMA_INTC或DMA_INTC1传输完成FTFIFFTFIEFTFIFC半传输完成HTFIFHTFIEHTFIFC传输错误TAEIFTAEIETAEIFC单数据模式异常SDEIFSDEIESDEIFCFIFO错误与异常FEEIFFEPIEFEEIFCDMA中断事件1.DMA控制器为何能够提高数据传输效率？2.Cortex®-M4如何处理内核与DMA控制器总线访问之间的冲突？如何保证MCU正常工作？3.DMA控制器由哪几部分组成？4.DMA有几种数据传输模式？各模式的数据读、写源分别是什么？5.发生哪几种类型的错误会关闭DMA传输？

习题GD32F4xx系列微控制器提供了各种各样的调试，跟踪和测试功能。这些功能通过ARMCoreSight组件的标准配置和链状连接的TAP控制器来实现的。调试和跟踪功能集成在ARMCortex®-M4内核中。调试系统支持串行（SW）调试和跟踪功能，也支持JTAG调试。调试和跟踪功能请参考下列文档：Cortex®-M4技术参考手册；ARM调试接口v5结构规范。调试系统帮助调试者在低功耗模式下调试或者一些外设调试。当相应的位被置1，调试系统会在低功耗模式下提供时钟，或者为一些外设保持当前状态，这些外设包括：TIMER、WWDGT、FWDGT、RTC、I2C和CAN。许多微控制器支持一个名为JTAG(联合测试行动小组）的串行协议。JTAG协议是一种工业标准协议（IEEE1149.1)，具有片上或PCB级测试等多种用途，还可以提供访问微控制器内的调试特性的人口。JTAG足以应对许多调试场景，它需要至少4个引脚：TCK、TDI、TMS和TDO。复位脚nTRST是可选的。对于具有引脚数量较少的微控制器来说（如28脚封装），4个引脚用于调试就太多了。因此，ARM开发了串行线调试协议，它只须两个引脚：SWCLK和SWDIO。串行线调试协议提供了相同的调试访问特性，并且还支持校验错误检测，在电气噪声较高的系统中可以提供更高的可靠性。因此，串行线调试协议对微控制器供应商和用户都很有吸引力。切换JTAG/SW接口默认使用JTAG调试接口，可以通过下列软件序列从JTAG调试切换到SW调试：发送50个以上TCK周期的TMS=1信号；发送16位TMS=1110011110011110(0xE79ELSB)信号；发送50个以上TCK周期的TMS=1信号。切换SW调试到JTAG调试的软件序列：发送50个以上TCK周期的TMS=1信号；发送16位TMS=1110011100111100(0xE73CLSB)信号；发送50个以上TCK周期的TMS=1信号。引脚分配JTAG调试提供五个引脚的接口：JTAG时钟引脚（JTCK），JTAG模式选择引脚（JTMS），JTAG数据输入引脚（JTDI），JTAG数据输出引脚（JTDO），JTAG复位引脚（NJTRST,低电平有效）。串行调试（SWD）提供两个引脚的接口：数据输入输出引脚（SWDIO）和时钟引脚（SWCLK）。SW调试接口的两个引脚与JTAG调试接口的两个引脚复用，SWDIO和JTMS复用，SWCLK和JTCK复用。当异步跟踪功能开启时，JTDO引脚也用作异步跟踪数据输出（TRACESWO）。调试引脚分配：PA15：JTDIPA14：JTCK/SWCLKPA13：JTMS/SWDIOPB4：NJTRSTPB3：JTDO默认复位后使用五个引脚的JTAG调试，用户可以在不使用NJTRST引脚情况下正常使用JTAG功能，此时PB4可以用作普通GPIO功能（NJTRST硬件拉高）。如果切换到SW调试模式，PA15/PB4/PB3释放作为普通GPIO功能。如果JTAG和SW调试功能都没有使用，低功耗模式调试支持当DBG控制寄存器0（DBG_CTL0）的STB_HOLD位置1并且进入待机模式，AHB总线时钟和系统时钟由CK_IRC16M提供，可以在待机模式下调试。当退出待机模式后，产生系统复位。当DBG控制寄存器0（DBG_CTL0）的DSLP_HOLD位置1并且进入深度睡眠模式，AHB总线时钟和系统时钟由CK_IRC16M提供，可以在深度睡眠模式下调试。当DBG控制寄存器0（DBG_CTL0）的SLP_HOLD位置1并且进入睡眠模式，AHB总线时钟没有关闭，可以在睡眠模式下调试。TIMER，I2C，RTC，WWDGT，FWDGT和CAN外设调试支持

当内核停止，并且DBG控制寄存器1（DBG_CTL1）或DBG控制寄存器2（DBG_CTL2）中的相应位置1。对于不同外设，有不同动作：

对于TIMER外设，TIMER计数器停止并进行调试；对于I2C外设，SMBUS保持状态并进行调试；

对于WWDGT或者FWDGT外设，计数器时钟停止并进行调试；对于RTC外设，计数器停止并进行调试；对于CAN外设，接收寄存器停止计数并进行调试。习题GD32F4xx系列微控制器支持哪两种调试模式？两种模式之前如何实现切换？请列举GD32F4xx系列微控制器调试时使用的引脚及功能。请说明GD32F4xx系列微控制器对于TIMER，I2C，RTC，WWDGT，FWDGT和CAN等外设调试支持。GD32F4xx系列采用的12位ADC是一种采用逐次逼近方式的模拟数字转换器。它有19个多路复用通道，可以转换来自16个外部通道、2个内部通道和一个电池电压（VBAT）通道的模拟信号。模拟看门狗允许应用程序来检测输入电压是否超出用户设定的高低阈值。各种通道的A/D转换可以配置成单次、连续、扫描或间断转换模式。ADC转换的结果可以按照左对齐或右对齐的方式存储在16位数据寄存器中。片上的硬件过采样机制可以通过减少来自MCU的相关计算负担来提高性能。简介高性能：可配置12位、10位、8位、或者6位分辨率；ADC采样率：12位分辨率为2.6MSPs，10位分辨率为3.0MSPs。分辨率越低，转换越快；自校准时间：131个ADC时钟周期；可编程采样时间；数据寄存器可配置数据对齐方式；支持规则数据转换的DMA请求模拟输入通道：16个外部模拟输入通道、1个内部温度传感通道（VSENSE）、1个内部参考电压输入通道（VREFINT）、1个外部监测电池VBAT供电引脚输入通道转换开始的发起：软件触发、硬件触发转换模式：可转换单个通道，或者扫描一序列的通道：单次模式，每次触发转换一次选择的输入通道；连续模式，连续转换所选择的输入通道；间断模式；同步模式（适用于具有两个或多个ADC的设备）模拟看门狗规则组或注入组转换结束、模拟看门狗事件和溢出事件都可以产生中断过采样：16位的数据寄存器；可调整的过采样率，从2x到256x；高达8位的可编程数据移位。ADC供电要求：2.6V到3.6V，一般电源电压为3.3VADC输入范围：VREFN≤VIN≤VREFP

主要特性

引脚和内部信号内部信号名称信号类型说明VSENSE输入内部温度传感器输出电压VREFINT输入内部参考输出电压名称信号类型注释VDDA输入，模拟供电电源模拟电源输入等于VDD，2.6V≤VDDA≤3.6VVSSA输入，模拟电源地模拟地，等于VSS

VREFP

输入，模拟参考电压正ADC正参考电压，2.6V≤VREFP≤VDDA

VREFN

输入，模拟参考电压负ADC负参考电压，VREFN=VSSAADCx_IN[15:0]输入，模拟信号多达16路外部通道VBAT输入，模拟信号外部电池电压ADC引脚定义ADC内部信号

ADC模块框图

转换模式单次转换模式连续转换模式扫描转换模式，且连续转换模式失能扫描转换模式，连续转换模式使能间断转换模式1.GD32F4xx系列ADC有多少个多路复用通道？可以转换哪些类型的模拟信号？2.GD32F4xx系列ADC有哪些转换模式？

习题定时器定时器0/7定时器1/2/3/4定时器8/11定时器9/10/12/13定时器5/6类型高级通用（L0）通用（L1）通用（L2）基本预分频器16位16位16位16位16位计数器16位32位（定时器1/4）16位（定时器2/3）16位16位16位计数模式向上，向下，中央对齐向上，向下，中央对齐只有向上只有向上只有向上可重复性●××××捕获/比较通道数44210互补和死区时间●××××中止输入●××××单脉冲●●●×●正交译码器●●×××从设备控制器●●●××内部连接●●●×TRGOTODACDMA●●××●Debug模式●●●●●

GD32系列五种类型定时器基本定时器（Timer5、6）包含一个无符号16位计数器。可以被用作通用定时器和为DAC（数字到模拟转换器）提供时钟。基本定时器可以配置产生DMA请求，TRGO触发连接到DAC。

基本定时器——简介计数器宽度：16位；时钟源只有内部时钟；计数模式：向上计数；可编程的预分频器：16位，运行时可以被改变；自动重装载功能；中断输出和DMA请求：更新事件。

基本定时器——主要特性

基本定时器——基本定时器结构框图预分频器可以将定时器的时钟（TIMER_CK）频率按1到65536之间的任意值分频，分频后的时钟PSC_CLK驱动计数器计数。分频系数受预分频寄存器TIMERx_PSC控制，这个控制寄存器带有缓冲器，它能够在运行时被改变。新的预分频器的参数在下一次更新事件到来时被采用。

基本定时器——预分频

基本定时器——向上计数模式在这种模式，计数器的计数方向是向上计数。计数器从0开始向上连续计数到自动加载值（定义在TIMERx_CAR寄存器中），一旦计数器计数到自动加载值，会重新从0开始向上计数并产生上溢事件。在向上计数模式中，TIMERx_CTL0寄存器中的计数方向控制位DIR应该被设置成0。当通过TIMERx_SWEVG寄存器的UPG位置1来设置更新事件时，计数值会被清0，并产生更新事件。如果TIMERx_CTL0寄存器的UPDIS置1，则禁止更新事件。当发生更新事件时，所有的寄存器（重复计数器，自动重载寄存器，预分频寄存器）都将被更新。1.GD32系列定时器有哪几种类型？2.绘制基本定时器结构框图并说明各部件的作用。3.基本定时器向上计数模式如何配置？

习题USART：(UniversalSynchronous/AsynchronousReceiver/Transmitter)通用同步/异步串行接收/发送器是一个全双工通用同步/异步串行收发模块，该接口是一个高度灵活的串行通信设备。通用同步异步收发器（USART）提供了一种灵活的方法来与使用工业标准NRZ异步串行数据格式的外部设备之间进行全双工数据交换。通用同步异步收发器(USART)提供了一个灵活方便的串行数据交换接口，数据帧可以通过全双工或半双工，同步或异步的方式进行传输。USART提供了可编程的波特率发生器，能对系统时钟进行分频产生USART发送和接收所需的特定频率。引脚类型描述RX输入接收数据

TX输出I/O(单线模式/智能卡模式)发送数据。当USART使能后，若无数据发送，默认为高电平CK输出用于同步通信的串行时钟信号nCTS输入硬件流控模式发送使能信号nRTS输出硬件流控模式发送请求信号主要特性：NRZ标准格式(Mark/Space)。全双工异步通信。半双工单线通信。可编程的波特率产生器：由外设时钟分频产生，其中USART0/5由PCLK2分频得到，USART1/2和UART3/4/6/7由PCLK1分频得到；8或16倍过采样；当时钟频率为100M，过采样为8，最高速度可到12.5MBits/s。完全可编程的串口特性：偶校验位，奇校验位，无校验位的生成/检测；数据位(8或9位)；–产生0.5，1，1.5或者2个停止位。发送器和接收器可分别使能。支持硬件Modem流控操作(CTS/RTS)。DMA访问数据缓冲区。LIN断开帧的产生和检测。支持红外数据协议(IrDA)。同步传输模式以及为同步传输输出发送时钟。支持兼容ISO7816-3的智能卡接口：字节模式(T=0)；块模式(T=1)；直接和反向转换。多处理器通信：如果地址不匹配，则进入静默模式；通过线路空闲检测或者地址掩码检测从静默模式唤醒。多种状态标志：传输检测标志：接收缓冲区不为空(RBNE)，发送缓冲区为空(TBE)，传输完成(TC)，忙(BSY)；错误检测标志：过载错误(ORERR)，噪声错误(NERR)，帧格式错误(FERR)，奇偶校验错误(PERR)；硬件流控操作标志：CTS变化(CTSF)；LIN模式标志：LIN断开检测(LBDF)；多处理器通信模式标志：IDLE帧检测(IDLEF)；智能卡模式标志：块结束(EBF)和接收超时(RTF)；若相应的中断使能，这些事件发生将会触发中断。USART数据帧开始于起始位，结束于停止位。USART_CTL0寄存器中WL位可以设置数据长度。将USART_CTL0寄存器中PCEN置位，最后一个数据位可以用作校验位。若WL位为0，第七位为校验位。若WL位置1，第八位为校验位。USART_CTL0寄存器中PM位用于选择校验位的计算方法。在一个空闲帧中，所有位都为1。数据帧长度与正常USART数据帧长度相同。紧随停止位后多个低电平为中断帧。USART数据帧的传输速度由PCLK时钟频率，波特率发生器的配置，以及过采样模式共同决定。

USART发送步骤软件操作按以下流程进行：在USART_CTL0寄存器中置位UEN位，使能USART；通过USART_CTL0寄存器的WL设置字长；在USART_CTL1寄存器中写STB[1:0]位来设置停止位的长度；如果选择了多级缓存通信方式，应该在USART_CTL2寄存器中使能DMA（DENT位）；在USART_BAUD寄存器中设置波特率；在USART_CTL0寄存器中设置TEN位；等待TBE置位；向USART_DATA寄存器写数据；若DMA未使能，每发送一个字节都需重复步骤7-8；等待TC=1，发送完成。USART接收器使能按以下步骤进行：在USART_CTL0寄存器中置位UEN位，使能USART；写USART_CTL0寄存器的WL去设置字长；在USART_CTL1寄存器中写STB[1:0]位来设置停止位的长度；如果选择了多级缓存通信方式，应该在USART_CTL2寄存器中使能DMA(DENR位)；在USART_BAUD寄存器中设置波特率；在USART_CTL0中设置REN位。采用DMA方式实现USART数据发送配置步骤采用DMA方式实现USART数据接收配置步骤硬件流控制功能通过nCTS和nRTS引脚来实现。通过将USART_CTL2寄存器中RTSEN位置1来使能RTS流控，将USART_CTL2寄存器中CTSEN位置1来使能CTS流控。RTS流控USART接收器输出nRTS，它用于反映接收缓冲区状态。当一帧数据接收完成，nRTS变成高电平，这样是为了阻止发送器继续发送下一帧数据。当接收缓冲区满时，nRTS保持高电平，可以通过读USART_DATA寄存器来清零。CTS流控USART发送器监视nCTS输入引脚来决定数据帧是否可以发送。如果USART_STAT0寄存器中TBE位是0且nCTS为低电平，发送器发送数据帧。在发送期间，若nCTS信号变为高电平，发送器将会在当前数据帧发送完成后停止发送。

中断事件事件标志控制寄存器使能控制位发送数据寄存器空TBEUSART_CTL0TBEIECTS标志CTSFUSART_CTL2CTSIE发送结束TCUSART_CTL0TCIE接收到的数据可以读取RBNEUSART_CTL0RBNEIE检测到过载错误ORERR检测到线路空闲IDLEFUSART_CTL0IDLEIE在发送给中断控制器之前，所有的中断事件是逻辑或的关系。因此在任何时候USART只能向控制器产生一个中断请求。不过软件可以在一个中断服务程序里处理多个中断事件。习题USART由哪些外部信号组成？简述USART波特率的计算方法？简述USART过采样过程？硬件流控信号有哪些？他们的作用是什么？USART中断事件有哪些？I2C接口模块实现了I2C协议的标速模式和快速模式，具备CRC计算和校验功能、支持SMBus（系统管理总线）和PMBus（电源管理总线），此外还支持多主机I2C总线架构。I2C接口模块也支持DMA模式，可有效减轻CPU的负担。I2C(Inter-IntegratedCircuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。I2C（内部集成电路总线）模块提供了符合工业标准的两线串行制接口，可用于MCU和外部I2C设备的通讯。I2C总线使用两条串行线：串行数据线SDA和串行时钟线SCL。主要特征并行总线至I2C总线协议的转换及接口；同一接口既可实现主机功能又可实现从机功能；主从机之间的双向数据传输；支持7位和10位的地址模式和广播寻址；支持I2C多主机模式；支持标速（最高100kHz）和快速（最高400kHz）；从机模式下可配置的SCL主动拉低；支持DMA模式；兼容SMBus2.0和PMBus；两个中断：字节成功发送中断和错误事件中断；可选择的PEC（报文错误校验）生成和校验；支持SAM_V模式；支持数字和模拟噪声滤波器。I2C模块有两条接口线：串行数据SDA线和串行时钟SCL线。连接到总线上的设备通过这两根线互相传递信息。SDA和SCL都是双向线，通过一个电流源或者上拉电阻接到电源正极。当总线空闲时，两条线都是高电平。连接到总线的设备输出极必须带开漏或者开集，以提供线与功能。I2C总线上的数据在标准模式下可以达到100kbit/s，在快速模式下可以达到400kbit/s。由于I2C总线上可能会连接不同工艺的设备（CMOS，NMOS，双极性器件），逻辑‘0’和逻辑‘1’的电平并不是固定的，取决于VDD的实际电平。时钟信号的高电平期间

SDA线上的数据必须稳定。只有在时钟信号

SCL变低的时候数据线SDA的电平状态才能跳变(如图

20-2.

数据有效性)。每个数据比特传输需要一个时钟脉冲。所有的数据传输起始于一个

START(S)结束于一个

STOP(P)(参见图

20-3.开始和停止状态)。START起始位定义为，在

SCL为高时，SDA线上出现一个从高到低的电平转换。STOP结束位定义为，在

SCL为高时，SDA线上出现一个从低到高的电平转换。图20-67位地址的I2C通讯流程图20-710位地址的I2C通讯流程（主机发送）习题I2C总线由哪些信号线组成？他们的功能是什么？I2C总线数据有效性如何判断？I2C总线的起始信号和停止信号是什么？简述I2C总线的发送流程？简述I2C总线的接收流程？SPI/I2S模块可以通过SPI协议或I2S音频协议与外部设备进行通信。串行外设接口（SerialPeripheralInterface，缩写为SPI）提供了基于SPI协议的数据发送和接收功能，可以工作于主机或从机模式。SPI接口支持具有硬件CRC计算和校验的全双工和单工模式。SPI5还支持SPI四线主机模式。片上音频接口（Inter-ICSound，缩写为I2S）支持四种音频标准，分别是I2S飞利浦标准、MSB对齐标准、LSB对齐标准和PCM标准。它可以在四种模式下运行，包括主机发送模式、主机接收模式、从机发送模式和从机接收模式。通过使用附加的I2S模块：I2S1_ADD和I2S2_ADD、SPI1和SPI2支持I2S全双工模式。简介具有全双工和单工模式的主从操作16位宽度，独立的发送和接收缓冲区8位或16位数据帧格式低位在前或高位在前的数据位顺序软件和硬件NSS管理硬件CRC计算、发送和校验发送和接收支持DMA模式支持SPITI模式支持SPI四线功能的主机模式（只有SPI5）SPI主要特性具有发送和接收功能的主从操作具有全双工模式的主从操作（仅在SPI1和SPI2中）支持四种I2S音频标准：飞利浦标准，MSB对齐标准，LSB对齐标准和PCM标准数据长度可以为16位，24位和32位通道长度为16位或32位16位缓冲区用于发送和接收通过I2S时钟分频器，可以得到8kHz到192kHz的音频采样频率可编程空闲状态时钟极性可以输出主时钟（MCK）发送和接收支持DMA功能I2S主要特性SPI结构框图SPI结构框图SPI信号线描述——常规配置引脚名称方向描述

SCK

I/O主机：SPI时钟输出从机：SPI时钟输入

MISO

I/O主机：数据接收线从机：数据发送线主机双向线模式：不使用从机双向线模式：数据发送和接收线

MOSI

I/O主机：数据发送线从机：数据接收线主机双向线模式：数据发送和接收线从机双向线模式：不使用

NSS

I/O软件NSS模式：不使用主机硬件NSS模式：为NSS输出，NSSDRV=1时，为单主机模式，NSSDRV=0时，为多主机模式。从机硬件NSS模式：为NSS输入，作为从机的片选信号。SPI信号线描述——SPI四线配置引脚名称方向描述SCKOSPI时钟输出MOSII/O发送或接收数据0线MISOI/O发送或接收数据1线IO2I/O发送或接收数据2线IO3I/O发送或接收数据3线NSSONSS输出SPI默认配置为单路模式，当SPI_QCTL中的QMOD位置1时，配置为SPI四线模式（只适用于SPI5）。SPI四线模式只能工作在主机模式。通过配置SPI_QCTL中的IO23_DRV位，在常规非四线SPI模式下，软件可以驱动IO2引脚和IO3引脚为高电平。在SPI四线模式下，SPI通过以下6个引脚与外部设备连接：

SPI功能描述——常规模式下的SPI时序SPI_CTL0寄存器中的CKPL位和CKPH位决定了SPI时钟和数据信号的时序。CKPL位决定了空闲状态时SCK的电平，CKPH位决定了第一个或第二个时钟跳变沿为有效采样边沿。在TI模式下，这两位没有意义。在常规模式中，通过SPI_CTL0中的FF16位配置数据长度，当FF16=1时，数据长度为16位，否则为8位。在SPI四线模式下，数据帧长度固定为8位。通过设置SPI_CTL0中的LF位可以配置数据顺序，当LF=1时，SPI先发送LSB位，当LF=0时，则先发送MSB位。在TI模式中，数据顺序固定为先发MSB位。常规模式下的SPI时序图

SPI功能描述——四线模式下的SPI时序四线模式下的SPI时序图（CKPL=1,CKPH=1,LF=0）

SPI功能描述——NSS功能从机模式

当配置为从机模式（MSTMOD=0）时，在硬件NSS模式（SWNSSEN=0）下，SPI从NSS引脚获取NSS电平，在软件NSS模式（SWNSSEN=1）下，SPI根据SWNSS位得到NSS电平。只有当NSS为低电平时，才能发送或接收数据。在软件NSS模式下，不使用NSS引脚。模式寄存器配置描述从机硬件NSS模式MSTMOD=0SWNSSEN=0SPI从机NSS电平从NSS引脚获取。从机软件NSS模式MSTMOD=0SWNSSEN=1SPI从机NSS电平由SWNSS位决定。SWNSS=0：NSS电平为低SWNSS=1：NSS电平为高主机模式

在主机模式（MSTMOD=1）下，如果应用程序使用多主机连接方式，NSS可以配置为硬件输入模式（SWNSSEN=0，NSSDRV=0）或者软件模式（SWNSSEN=1）。一旦NSS引脚（在硬件NSS模式下）或SWNSS位（在软件NSS模式下）被拉低，SPI将自动进入从机模式，并且产生主机配置错误，CONFERR位置1。

如果应用程序希望使用NSS引脚控制SPI从设备，NSS应该配置为硬件输出模式（SWNSSEN=0，NSSDRV=1）。使能SPI之后，NSS保持高电平，当发送或接收过程开始时，NSS变为低电平。应用程序可以使用一个通用I/O口作为NSS引脚，以实现更加灵活的NSS应用。模式寄存器配置描述主机硬件NSS输出模式MSTMOD=1SWNSSEN=0NSSDRV=1适用于单主机模式，主机使用NSS引脚控制SPI从设备，此时NSS配置为硬件输出模式。使能SPI后NSS为低电平。主机硬件NSS输入模式MSTMOD=1SWNSSEN=0NSSDRV=0适用于多主机模式，此时NSS配置为硬件输入模式，一旦NSS引脚被拉低，SPI将自动进入从机模式，并且产生主机配置错误，CONFERR位置1。主机软件NSS模式MSTMOD=1SWNSSEN=1SWNSS=0NSSDRV：不要求适用于多主机模式，一旦SWNSS=0，SPI将自动进入从机模式，并且产生主机配置错误，CONFERR位置1。MSTMOD=1SWNSSEN=1SWNSS=1NSSDRV：不要求从机可以使用硬件或软件NSS模式

SPI功能描述——SPI运行模式模式描述寄存器配置使用的数据引脚MFD全双工主机模式MSTMOD=1、RO=0、BDEN=0BDOEN：不要求MOSI：发送MISO：接收MTU单向线连接主机发送模式MSTMOD=1、RO=0、BDEN=0BDOEN：不要求MOSI：发送MISO：不使用MRU单向线连接主机接收模式MSTMOD=1、RO=1、BDEN=0BDOEN：不要求MOSI：不使用MISO：接收MTB双向线连接主机发送模式MSTMOD=1、RO=0、BDEN=1BDOEN=1MOSI：发送MISO：不使用MRB双向线连接主机接收模式MSTMOD=1、RO=0、BDEN=1BDOEN=0MOSI：接收MISO：不使用SFD全双工从机模式MSTMOD=0、RO=0、BDEN=0BDOEN：不要求MOSI：接收MISO：发送STU单向线连接从机发送模式MSTMOD=0、RO=0、BDEN=0BDOEN：不要求MOSI：不使用MISO：发送SRU单向线连接从机接收模式MSTMOD=0、RO=1、BDEN=0BDOEN：不要求MOSI：接收MISO：不使用STB双向线连接从机发送模式MSTMOD=0、RO=0、BDEN=1BDOEN=1MOSI：不使用MISO：发送SRB双向线连接从机接收模式MSTMOD=0、RO=0、BDEN=1BDOEN=0MOSI：不使用MISO：接收I2S结构框图I2S结构框图I2S运行模式运行模式I2S_MCKI2S_CKI2S_WSI2S_SDI2S_ADD_SD（2）主机发送输出或NU（1）输出输出输出NU（1）主机接收输出或NU（1）输出输出输入NU（1）从机发送输入或NU（1）输入输入输出NU（1）从机接收输入或NU（1）输入输入输入NU（1）全双工输出或NU（1）输出输出输出或输入输入或输出中断事件描述清除方式中断使能位TBE发送缓冲区空写SPI_DATA寄存器TBEIERBNE接收缓冲区非空读SPI_DATA寄存器RBNEIETXURERR发送欠载错误读SPI_STAT寄存器ERRIERXORERR接收过载错误读SPI_DATA寄存器，然后再读SPI_STAT寄存器FERRI2S帧错误读SPI_STAT寄存器I2S中断1.串行外设接口（SPI）和片上音频接口（I2S）分别支持哪些运行模式？2.简述SPI常规配置下各引脚的作用（SCK、MISO、MOSI、NSS）。

习题CAN是控制器域网(ControllerAreaNetwork,CAN)的简称，是由研发和生产汽车电子产品著称的德国BOSCH公司开发了的，并最终成为国际标准（ISO11898）。是国际上应用最广泛的现场总线之一。GD32F4xx系列微控制器最高可以支持两路CAN2.0B控制器接口，每一路CAN接口最高波特率可达到1Mbps。本章介绍对CAN总线的功能进行介绍。CAN（ControllerAreaNetwork）总线是一种可以在无主机情况下实现微处理器或者设备之间相互通信的总线标准。CAN总线控制器作为CAN网络接口，遵循CAN总线协议2.0A、2.0B、ISO11891-1:2015和BOSCHCAN-FD规范。CAN总线控制器可以处理总线上的数据收发并具有28个过滤器，过滤器用于筛选并接收用户需要的消息。用户可以通过3个发送邮箱将待发送数据传输至总线，邮箱发送的顺序由发送调度器决定。并通过2个深度为3的接收FIFO获取总线上的数据，接收FIFO的管理完全由硬件控制。同时CAN总线控制器硬件支持时间触发通信（Time-triggercommunication）功能。主要特征支持CAN总线协议2.0A和2.0B；通信波特率最大为1Mbit/s；支持时间触发通信（Time-triggeredcommunication）；中断使能和清除。发送功能3个发送邮箱；支持发送优先级；支持发送时间戳。接收功能2个深度为3的接收FIFO；具有28个标识符过滤器；FIFO锁定功能。时间触发通信在时间触发通信模式下禁用自动重传；16位定时器；接收时间戳；发送时间戳。CAN总线控制器有3种工作模式：睡眠工作模式；初始化工作模式；正常工作模式。CAN总线控制器有4种通信模式：静默（Silent）通信模式；回环（Loopback）通信模式；回环静默（LoopbackandSilent）通信模式；正常（Normal）通信模式。数据发送步骤数据发送步骤如下：第1步：选择一个空闲发送邮箱；第2步：根据应用程序要求，配置4个发送寄存器；第3步：将CAN_TMIx寄存器的TEN置1；第4步：检测发送状态和错误信息。典型情况是检测到MTF和MTFNERR置1，说明数据被成功发送。数据接收步骤第1步：查看FIFO中帧的数量。第2步：通过CAN_RFIFOMIx，CAN_RFIFOMPx，CAN_RFIFOMDATA0x和CAN_RFIFOMDATA1x读取数据。第3步：将寄存器CAN_RFIFOx的RFD置1释放邮箱，并且等待其由硬件自动清0。CAN总线控制器将位时间分为3个部分。同步段（Synchronizationsegment），记为SYNC_SEG。该段占用1个时间单元（1×𝑡𝑞）。位段1（Bitsegment1），记为BS1。该段占用1到16个时间单元。相对于CAN协议而言，

BS1相当于传播时间段（Propagationdelaysegment）和相位缓冲段1（Phasebuffersegment1）。位段2（Bitsegment2），记为BS2。该段占用1到8个时间单元。相对于CAN协议而言，

BS2相当于相位缓冲段2（Phasebuffersegment2）。对比与CAN协议，位时序如图所示。

位时序（Bittime）CAN协议采用位同步传输方式。这种方式不仅增大了传输容量，而且意味着需要一种复杂的位同步方法。面向字节传输的位同步方式适用于接收在每个字节前都有起始位的情况，而同步传输协议只要求数据帧的最开始有一个起始位。为保证接收器能正确读取信息，需要不断地进行重新同步。因此，在相位缓冲段采样点前面和后面都应该插入一个帧间隔。可以通过位操作仲裁方式访问CAN总线。信号从发送器到接收器，再回到发送器必须在一个位时间内完成。为了达到同步的目的，除了相位缓冲段外，还需要一个传输延时段。在信号传输过程中，传输延时段被视为发送或接收延时。中断CAN总线控制器占用4个中断向量，通过寄存器CAN_INTEN进行控制。这4个中断向量对应4类中断源：发送中断；FIFO0中断；FIFO1中断；错误和状态改变中断。发送中断包括：寄存器CAN_TSTAT中的MTF0置1：发送邮箱0变为空闲。寄存器CAN_TSTAT中的MTF1置1：发送邮箱1变为空闲。寄存器CAN_TSTAT中的MTF2置1：发送邮箱2变为空闲。错误和工作模式改变中断可由以下条件触发：错误：CAN_STAT寄存器的ERRIF和CAN_INTEN寄存器的ERRIE被置位唤醒：CAN_STAT寄存器中的WUIF和CAN_INTEN寄存器的WIE被置位；进入睡眠模式：CAN_STAT寄存器中的SLPIF和CAN_INTEN寄存器的SLPWIE被置位。FIFO0中断FIFO0中包含待接收数据：寄存器CAN_RFIFO0中的RFL0不为0，CAN_INTEN寄存器中RFNEIE0被置位；FIFO0满：寄存器CAN_RFIFO0中的RFF0为1，CAN_INTEN寄存器中RFFIE0被置位；FIFO0溢出：寄存器CAN_RFIFO0中的RFO0为1，CAN_INTEN寄存器中RFOIE0被置位。FIFO1中断FIFO1中包含待接收数据：寄存器CAN_RFIFO1中的RFL1不为0，CAN_INTEN寄存器中RFNEIE1被置位；FIFO1满：寄存器CAN_RFIFO1中的RFF1为1，CAN_INTEN寄存器中RFFIE1被置位；FIFO1溢出：寄存器CAN_RFIFO1中的RFO1为1，CAN_INTEN寄存器中RFOIE1被置位。习题简述CAN模块的工作模式和通信模式。简述CAN总线的数据发送过程。简述CAN总线的数据接收过程。简述CAN总线的过滤功能。简述CAN总线的波特率计算方法。以太网模块由MAC（介质访问控制器）模块、MII/RMII模块和一个以描述符形式控制的DMA模块组成。以太网是一种计算机局域网技术。IEEE组织的IEEE802.3标准制定了以太网的技术标准，它规定了包括物理层的连线、电子信号和介质访问层协议的内容。以太网模块包含10/100Mbps以太网MAC（媒体访问控制器），采用DMA优化数据帧的发送与接收性能，支持MII（媒体独立接口）与RMII（简化的媒体独立接口）两种与物理层(PHY)通讯的标准接口，实现以太网数据帧的发送与接收。以太网模块遵守IEEE802.3-2002标准和IEEE1588-2008标准。MAC模块通过MII或RMII与片外PHY连接。通过对SYSCFG_CFG1寄存器的相关位进行设置，可以选择使用哪种接口。SMI（站点管理接口）用于配置和管理外部PHY。发送数据模块包括：TxDMA控制器，用于从存储器中读取描述符和数据，以及将状态写入存储器；TxMTL，用于对发送数据的控制，管理和存储。TxMTL内含TxFIFO，用于缓存待MAC发送的数据；MAC发送控制寄存器组，用于管理和控制数据帧的发送。接收数据模块包括：RxDMA控制器，用于从存储器中读取描述符，以及将数据与状态写入存储器；RxMTL，用于对接收数据的控制，管理和存储。RxMTL实现了RxFIFO，用于存储待转发到系统存储的帧数据；MAC接收控制寄存器组，用于管理数据帧的接收和标示接收状态。MAC内含接收过滤器，采用多种过滤机制，滤除特定的以太网帧。接收数据模块包括：RxDMA控制器，用于从存储器中读取描述符，以及将数据与状态写入存储器；RxMTL，用于对接收数据的控制，管理和存储。RxMTL实现了RxFIFO，用于存储待转发到系统存储的帧数据；MAC接收控制寄存器组，用于管理数据帧的接收和标示接收状态。MAC内含接收过滤器，采用多种过滤机制，滤除特定的以太网帧。注意：在使用以太网模块时，AHB的频率应至少为25MHz。MAC信号引脚配置(AF1)MIIRMIIPIN(1)PIN(2)PIN(1)PIN(2)ETH_MDC推挽复用输出，高速（50MHz）PC1

PC1-ETH_MII_TXD2推挽复用输出，高速（50MHz）PC2

-ETH_MII_TX_CLK推挽复用输出，高速（50MHz）PC3

-ETH_MII_CRS推挽复用输出，高速（50MHz）PA0PH2

-ETH_MII_RX_CLKETH_RMII_REF_CLK推挽复用输出，高速（50MHz）推挽复用输出，高速（50MHz）PA1

PA1-ETH_MDIO推挽复用输出，高速（50MHz）PA2

PA2-ETH_MII_COL推挽复用输出，高速（50MHz）PA3PH3

ETH_MII_RX_DVETH_RMII_CRS_DV推挽复用输出，高速（50MHz）PA7

PA7

ETH_MII_RXD0ETH_RMII_RXD0推挽复用输出，高速（50MHz）PC4

PC4

ETH_MII_RXD1ETH_RMII_RXD1推挽复用输出，高速（50MHz）PC5

PC5

ETH_MII_RXD2推挽复用输出，高速（50MHz）PB0

ETH_MII_RXD3推挽复用输出，高速（50MHz）PB1

ETH_PPS_OUT推挽复用输出，高速（50MHz）PB5PG8PB5PG8ETH_MII_TXD3推挽复用输出，高速（50MHz）PB8PE2

ETH_MII_RX_ER推挽复用输出，高速（50MHz）PB10PI10

ETH_MII_TX_ENETH_RMII_TX_EN推挽复用输出，高速（50MHz）PB11PG11PB11PG11ETH_MII_TXD0ETH_RMII_TXD0推挽复用输出，高速（50MHz）PB12PG13PB12PG13ETH_MII_TXD1ETH_RMII_TXD1推挽复用输出，高速（50MHz）PB13PG14PB13PG14SMI：站点管理接口SMI用于访问和设置PHY的配置。站点管理接口（SMI）通过MDC时钟线与MDIO数据线与外部PHY通讯，可以通过其访问任意

PHY的任意寄存器。SMI接口可以支持最多32个PHY，但在任意时刻只能访问一个PHY的一个

寄存器。MDC时钟线和MDIO数据线具体作用如下：MDC：最高频率为2.5MHz的时钟信号，在空闲状态下该引脚保持为低电平状态。在传输

数据时该信号的高电平和低电平的最短保持时间为160ns，信号的最小周期为400ns；MDIO：用于与PHY之间的数据传输，与MDC时钟线配合，接收/发送数据。

MII：媒体独立接口媒体独立接口（MII）用于MAC与外部PHY互联，支持10Mbit/s和100Mbit/s的数据传输模式。根据IEEE802.3标准，MII接口需要16个引脚用于数据和控制信号。MII具有以下特性：时钟频率25MHZ使用4位宽度数据收发发送和接收时钟独立RMII：精简媒体独立接口精简媒体独立接口（RMII）规范减少了以太网通信所需要的引脚数。RMII标准则将引脚数减少到了7个。RMII具有以下特性：只有一个时钟信号，且该时钟信号需要提高到50MHzMAC和外部的以太网PHY需要使用同样的时钟源使用2位宽度的数据收发为了减少CPU的干预，设计了以太网专用DMA控制器，用于实现FIFO和系统存储之间的帧数据传输。DMA和CPU之间的通讯通过2种数据结构实现：描述符列表（链结构或环结构）和数据缓存控制和状态