MOOC 数字电路分析与设计-浙江大学 中国大学慕课答案

MOOC数字电路分析与设计-浙江大学中国大学慕课答案第一单元作业第一单元测试1、问题：下列关于BCD码的几种说法中，错误的是：选项：A、一组4位二进制数组成的BCD码只能表示一位十进制数B、BCD码是一种人为选定的0～9这十个字符的代码C、BCD码均为有权码D、BCD码有多种正确答案:【BCD码均为有权码】2、问题：十进制数（-10）10的二进制补码表示为：选项：A、（01010）2B、（11010）2C、（00101）2D、（10110）2正确答案:【（10110）2】3、问题：R进制的进位规则是“逢R进1”，有1，2，…，R个数码。选项：A、正确B、错误正确答案:【错误】4、问题：任何两个相邻的十进制数的格雷码仅有一位不同，这样可大大减小代码变化时出现的错误概率，所以它是一种错误最小化代码。选项：A、正确B、错误正确答案:【正确】5、填空题：(78.8)16=()10正确答案:【120.5】6、填空题：(682)10=()2正确答案:【1010101010】7、填空题：（682)10=()16正确答案:【2AA】8、填空题：(011010010011)8421BCD=()10正确答案:【693】9、填空题：(011010010011)8421BCD=()余三码正确答案:【100111000110】10、填空题：(45.3)10=()5421BCD正确答案:【01001000.0011】11、填空题：已知N=-0101011，则其原码为。正确答案:【10101011】12、填空题：已知N=-0101011，则其补码为。正确答案:【11010101】13、填空题：已知N的反码为10110011，则补码为。正确答案:【10110100】第二单元作业第二单元测试1、问题：选项：的反函数是A、?B、C、D、正确答案:【】2、问题：和逻辑式选项：相等的是A、ABCB、1+BCC、AD、BC正确答案:【A】3、问题：和逻辑式选项：相等的是A、BB、AC、?D、正确答案:【B】4、问题：已知函数L(A，B，C，D)的卡诺图如图所示，则函数L的最简与-或表达式为选项：A、B、?C、BC+AD+BDD、正确答案:【】5、问题：用卡诺图法化简出函数F(A,B,C,D)=∑m(0,2,3,4,6,11,12,15)+∑d(8,9,10,13,14)得最简与-或式选项：A、B、?C、?D、正确答案:【?】6、问题：用卡诺图法化简函数或-与表达式为：得其最简选项：A、?B、C、??D、正确答案:【?】7、问题：最简与或式的标准是（）：选项：A、包含的与项最少B、各与项中包含的变量数最少C、包含的或项最少D、各或项中包含的变量数最少正确答案:【包含的与项最少#各与项中包含的变量数最少】8、问题：表达式?选项：是最简与非表达式A、正确B、错误正确答案:【错误】9、问题：逻辑函数的标准与或表达式和最简与或表达式都是唯一的选项：A、正确B、错误正确答案:【错误】10、问题：将逻辑函数L=AB+AC+BC用卡诺图表示为：选项：A、正确B、错误正确答案:【正确】11、问题：四变量的卡诺图中，四个角上小方格代表的最小项不相邻。选项：A、正确B、错误正确答案:【错误】12、问题：用卡诺图将逻辑函数化简为最简与–或式L=∑m(0,1,2,3,4,6,8,9,10,11,12,14)=?选项：A、正确B、错误正确答案:【正确】13、问题：条件中不可能出现的组合称为任意项，条件中不允许出现的组合称为约束项，约束项和任意项统称为无关项。选项：A、正确B、错误正确答案:【正确】14、填空题：使逻辑函数为1的最小项有个正确答案:【7##%_YZPRLFH_%##七】15、填空题：四个逻辑相邻的最小项合并，可以消去个因子正确答案:【2##%_YZPRLFH_%##两】第三单元作业第三单元测试1、问题：已知TTL反相器的输入输出电平具有如下的电压阈值：VIL=0.8V，VOH=3V，VIH=1.8V，VOL=0.3V，VCC=5V，则其低电平输入信号噪声容限VNL＝。选项：A、0.5VB、1.2VC、1.5VD、2.2V正确答案:【0.5V】2、问题：当TTL反相器输出高电平时，负载门的输入电流将从反相器流出，这种负载性质称为负载。选项：A、拉电流B、灌电流C、高电平电流D、低电平电流正确答案:【拉电流】3、问题：以下电路均为TTL门电路，能实现选项：功能的电路是。A、B、C、D、正确答案:【】4、问题：以下TTL门电路中常用于线与应用的是。选项：A、与非门B、三态门C、集电极开路门D、缓冲门正确答案:【集电极开路门】5、问题：两个TTL三态门的输出直接连接在一起。选项：A、可以B、特定条件下可以C、不可以D、不确定正确答案:【特定条件下可以】6、问题：TTL门电路如图所示，当输入A=B=C=0时，输出Z为。选项：A、0B、1C、高阻态D、无法确定正确答案:【高阻态】7、问题：CMOS逻辑门电路如下图所示，该门电路实现的逻辑功能为。选项：A、与门B、或门C、与非门D、或非门正确答案:【或非门】8、问题：CMOS门电路如图所示，电路输出为。选项：A、0B、1C、高阻态D、无法确定正确答案:【高阻态】9、问题：CMOS传输门电路如图所示，该电路输出的逻辑表达式为。选项：A、B、C、D、正确答案:【】10、问题：CMOS电路如图所示，该电路输出的逻辑表达式为。选项：A、B、C、D、正确答案:【】11、问题：与TTL集成电路相比，CMOS集成电路具有的优点有。选项：A、抗干扰能力强B、功耗低C、工作速度快D、电源电压范围宽正确答案:【抗干扰能力强#功耗低#电源电压范围宽】12、问题：有源推拉式输出的门电路，其输出端可以并联。选项：A、正确B、错误正确答案:【错误】13、问题：判断对错：集电极开路门有高电平、低电平、高阻等状态。选项：A、正确B、错误正确答案:【错误】14、问题：判断对错：CMOS三态与门相当于一个可控的逻辑开关，CMOS传输门相当于一个可控的模拟开关。（）选项：A、正确B、错误正确答案:【正确】15、填空题：TTL反相器拉电流负载发生在输出电平情况下，若负载电流越大，则输出电平越。（答案间请用中文分号；隔开）正确答案:【高；低】16、填空题：已知某型号的TTL与非门的IIH(max)＝0.02mA，IIL(max)＝0.4mA，IOH(max)＝0.4mA，IOL(max)＝8mA，则该与非门的扇出系数为个。正确答案:【20】第四单元作业第四单元测试1、问题：由与非门构成的基本SR锁存器在=、=时，将使锁存器进入复位状态。选项：A、1；0B、1；1C、0；1D、0；0正确答案:【1；0】2、问题：或非门组成的基本RS锁存器如图所示，若要求将输出置为1、置为0，则应选择（）。选项：A、A=B=0B、A=B=1C、A=1,B=0D、A=0,B=1正确答案:【A=1,B=0】3、问题：由或非门构成的基本SR锁存器的约束条件为（）。选项：A、SR=1B、SR=0C、S+R=1D、S+R=0正确答案:【SR=0】4、问题：当时钟输入为低电平时，下降沿触发的触发器处于（）状态。选项：A、0B、保持C、1D、无效正确答案:【保持】5、问题：为将D触发器转换为T触发器，下图所示电路的虚框内应是（）。选项：A、或非门B、与非门C、异或门D、同或门正确答案:【同或门】6、问题：图示电路中，能够实现选项：功能的电路是（）。A、B、C、D、正确答案:【】7、问题：图示电路中，能够实现选项：逻辑功能的电路是（）。A、B、C、D、正确答案:【】8、问题：若JK触发器的现态为0，欲在CP作用后变为状态1，则J、K的值可以是（）。选项：A、J=1,K=0B、J=0,K=0C、J=X,K=1D、J=1,K=XE、J=0,K=1正确答案:【J=1,K=0#J=1,K=X】9、问题：高电平使能的钟控D锁存器在时钟CP=1期间，D端输入信号变化时，对输出端Q的状态没有影响。选项：A、正确B、错误正确答案:【错误】10、问题：触发器的电路结构与逻辑功能没有必然联系。同一种逻辑功能的触发器可以用不同的电路结构来实现；同一种电路结构的触发器可以实现不同的逻辑功能。选项：A、正确B、错误正确答案:【正确】11、问题：电路如图所示，假设各触发器的初态均为“0”，则电路的输入、输出波形如图（b）所示。选项：A、正确B、错误正确答案:【正确】12、填空题：若图示JK触发器的输入端为时，则在时钟CP为下降沿作用后，触发器的状态是。正确答案:【0】13、填空题：JK触发器的J=，和K=，可以实现RS触发器的逻辑功能。正确答案:【S；R】14、填空题：当JK触发器的J和K都为，可以实现T’触发器的逻辑功能。正确答案:【1】第五单元作业第五单元测试1、问题：分析下图所示电路的逻辑功能，正确答案为（）。选项：A、当输入不同时，输出为1；当输入相同时，输出为0。B、当输入不同时，输出为0；当输入相同时，输出为1。C、当输入有奇数个1时，输出为1；否则为0。D、当输入有偶数个1时，输出为1；否则为0。正确答案:【当输入有奇数个1时，输出为1；否则为0。】2、问题：试设计一个8421BCD码的奇偶判断电路，电路输入为A、B、C、D，其中A为高位，输出为F。要求输入为奇数时，电路输出为1；输入为偶数时，输出为0。根据题意，电路输出逻辑函数的标准与或式为F(A,B,C,D)=∑m()，约束条件为∑m()=0。选项：A、1,3,5,7,9；10,11,12,13,14,15B、2,4,6,8,10；7,9,12,13,14,15C、1,3,5,7,9；2,8,10,12,14,15D、2,4,6,8,10；7,9,11,13,14,15正确答案:【1,3,5,7,9；10,11,12,13,14,15】3、问题：要想实现8421BCD码到余三码的转换，最简单的设计方法是使用（）。选项：A、3线-8线译码器B、4位二进制加法器C、4位二进制数值比较器D、4选一数据选择器正确答案:【4位二进制加法器】4、问题：下列表达式中不存在竞争冒险的有（）。选项：A、B、C、D、正确答案:【】5、问题：用4选1数据选择器和门电路设计的组合逻辑电路如图所示，电路输出的最简与-或表达式为（）。选项：A、B、C、D、正确答案:【】6、问题：一位数值比较器的框图如下图所示，其中输出LA=B的最简与或表达式为LA=B=（）。选项：A、B、C、D、正确答案:【】7、问题：用4选一的数据选择器构成的电路如图所示，其输出的最简与或表达式为（）。选项：A、B、C、D、正确答案:【】8、问题：由3线/8线译码器74LS138和与非门构成的电路如下图所示，试分析并说明其逻辑功能是（）。选项：A、全加器B、全减器C、奇偶校验电路D、一致性判别电路正确答案:【全减器】9、问题：由2线/4线译码器和与非门构成的电路如下图所示，写出其输出最简与或表达式（）。选项：A、B、C、D、正确答案:【】10、问题：由3线/8线译码器和与非门构成的电路如下图所示，输出的最小项之和表达为Z(A,B,C)=∑m（）。选项：A、2B、3C、6D、7E、4F、5正确答案:【2#3#6#7】11、问题：数据分配器和二进制译码器具有相同的基本电路结构形式。（）选项：A、正确B、错误正确答案:【正确】12、问题：编码器在某一时刻只能对一个输入信号进行编码。选项：A、正确B、错误正确答案:【正确】13、填空题：若对8个特定对象进行编制，应该选择位二进制编码器。正确答案:【3】14、填空题：数据分配器在4位分配地址的控制下，能实现将串行输入数据依次送到（）路输出通道。正确答案:【16】15、填空题：用一片八选一的数据选择器74LS151实现逻辑函数，将输入ABC分别连接到A2A1A0，如图所示，则数据选择器的数据输入端D0~D7应为（）。正确答案:【01001100】16、填空题：用4选一的数据选择器扩展成16选一的数据选择器，若不加其它门电路，则最少需要（）片4选一数据选择器。正确答案:【5】17、填空题：有一个共阳极的半导体数码管LED，共四段，分别用P1、P2、P3和P4表示，如图所示。若要数码管显示“正确答案:【0100】18、填空题：由2线/4线译码器和与非门构成的电路如下图所示，试分析并说明其逻辑功能是（）。正确答案:【半加器】19、填空题：由2线/4线译码器和与非门构成的电路如下图所示，试分析并说明其逻辑功能是（）。正确答案:【同或##%_YZPRLFH_%##同或门】第六单元作业第六单元测试1、问题：已知某个计数器的状态转换图如下所示，当计数时钟频率为800Hz时，则输出Q0、Q1、Q2的频率分别为（）。选项：A、400Hz、400Hz、400HzB、400Hz、200Hz、100HzC、400Hz、200Hz、200HzD、200Hz、200Hz、200Hz正确答案:【400Hz、200Hz、200Hz】2、问题：下图所示电路的驱动方程为（）：选项：A、B、C、D、正确答案:【】3、问题：为了把串行输入的数据转换为并行输出的数据，可以使用（）。选项：A、数码寄存器B、移位寄存器C、集成计数器D、RAM储存器正确答案:【移位寄存器】4、问题：不能组成计数器的触发器为（）。选项：A、时钟R-S触发器B、主从D触发器C、维持阻塞D触发器D、集成式J-K触发器正确答案:【时钟R-S触发器】5、问题：5个触发器构成的环形计数器的无效状态数为（）选项：A、5B、10C、27D、22正确答案:【27】6、问题：某移位寄存器的时钟脉冲频率为1kHz，欲将存放在该寄存器中的数左移8位，完成该操作需要的时间为（）。选项：A、1msB、7msC、8msD、9ms正确答案:【8ms】7、问题：16进制加法集成计数器74161组成的电路如下图所示，该电路是_____进制计数器。选项：A、9B、10C、11D、12正确答案:【10】8、问题：下图所示的逻辑电路，当X=0时，Y输出的序列信号是（）。选项：A、10101B、10011C、1011010D、1011011正确答案:【1011010】9、问题：用4位二进制加法计数器74161构成的计数器电路如图所示，则对该计数器应用电路功能描述正确的是（）。选项：A、余3码编码的十进制加法计数器B、循环码编码的九进制加法计数器C、余3码编码的三进制加法计数器D、循环码编码的二进制加法计数器正确答案:【余3码编码的十进制加法计数器】10、问题：下列哪种方法可以构成序列信号发生器？选项：A、用计数器和数据选择器组成B、用带反馈逻辑电路的移位寄存器C、用计数器和译码器组成D、用计数器和寄存器组成正确答案:【用计数器和数据选择器组成#用带反馈逻辑电路的移位寄存器】11、问题：判断对错：N进制计数器可以实现N分频。选项：A、正确B、错误正确答案:【正确】12、填空题：一个5位二进制加法器，初始状态为00000，问经过84个输入脉冲后，此计数器的状态为（）。正确答案:【10100】13、填空题：分析下图所示的时序逻辑电路，该电路为（同步/异步）计数器；当A=0时，该电路功能为进制（加法/减法）计数器；当A=1时，该电路功能为进制（加法/减法）计数器。（每空答案之间用中文分号；隔开）正确答案:【同步；4；加法；4；减法】14、填空题：用中规模集成计数器74LS192构成的电路如图所示，则该电路功能为进制法（加/减）计数器。（每空答案间用中文分号；隔开）正确答案:【9；减】15、填空题：已知集成计数器74HC193的功能表和引脚图如下所示，若利用反馈清零法设计一个8421BCD编码的10进制加计数器，则需要在输出Q3Q2Q1Q0=（）时使清零端CR置为（）。（答案间用中文分号；隔开）正确答案:【1010；1】16、填空题：已知集成计数器74HC193的功能表和引脚图如下所示，若利用反馈置数法设计一个余3码编码的10进制加计数器，则需要在输出Q3Q2Q1Q0=（）时使置数端文分号隔开）置为（），并将数据输入端D3D2D1D0置为（）。（答案间用中正确答案:【1101；0；0011】17、填空题：用中规模集成计数器74HC163构成的电路如图所示，则该电路功能为进制加法计数器。（用阿拉伯数字表示）正确答案:【80】18、填空题：某中规模集成计数器74HCXX的功能表和简化逻辑符号如下所示。正确答案:【异步；加法；10；44】19、填空题：8位移位寄存器中存储的二进制数为01101001，当接成循环右移模式时，经过100个CP脉冲后，则移位寄存器中的二进制序列为（）。正确答案:【10010110】第七单元作业第七单元测试1、问题：下面关于RAM的叙述中，不正确的是选项：A、随机存储器可以随时存取信息。B、随机存储器掉电后信息丢失，恢复供电后信息为随机数。C、计算机中的内存就是一种随机存储器。D、随机存储器和只读存储器可以统一编址。正确答案:【计算机中的内存就是一种随机存储器。】2、问题：下列存储器中，（）存储器在掉电后仍能保证所存储的数据不丢失。选项：A、EEPROMB、DRAMC、SRAMD、FIFO缓存器正确答案:【EEPROM】3、问题：某RAM有8根数据线，8位地址线，则其存储容量为选项：A、16KByteB、8KByteC、2KbitD、64Kbit正确答案:【2Kbit】4、问题：下列关于EPROM的叙述，正确的是（）。选项：A、编程后可用紫外线擦除，然后重新写入数据B、可用电信号擦除C、在单片机系统中常被用作数据存储器D、断电后，数据丢失正确答案:【编程后可用紫外线擦除，然后重新写入数据】5、问题：在EDA中，IP的中文含义是（）。选项：A、网络供应商B、在系统编程C、知识产权核D、网际协议正确答案:【知识产权核】6、问题：综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，（）是错误的。选项：A、综合是纯软件的转换过程，与器件硬件结构无关B、综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的C、为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束D、综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件正确答案:【综合是纯软件的转换过程，与器件硬件结构无关】7、问题：在EDA工具中能完成在目标系统器件上布局布线软件称为______。选项：A、仿真器B、综合器C、适配器D、下载器正确答案:【适配器】8、问题：执行QuartusII的______命令，可以检查设计电路错误。选项：A、CreateDefaultSymbolB、CompilerC、SimulatorD、TimingAnalyzer正确答案:【Compiler】9、问题：CPLD和FPGA器件______。选项：A、即可以实现模拟电路又可以实现数字电路B、必须使用专门的编程器对器件进行下载C、在系统加电时可以对器件的内容进行重构D、在系统加电时不可以对器件的内容进行重构正确答案:【在系统加电时可以对器件的内容进行重构】10、问题：可以进行在系统编程的器件是（）。选项：A、EPROB、PALC、GALD、CPLD正确答案:【CPLD】11、问题：与阵列和或阵列均可编程的器件是（）。选项：A、PALB、PLAC、PROMD、GAL正确答案:【PLA】12、问题：PLD中阵列交叉点上的连接方式包括（）。选项：A、与连接B、与或连接C、可编程连接D、硬线连接E、断开连接正确答案:【可编程连接#硬线连接#断开连接】13、问题：目前知名PLD公司的开发系统软件都支持原理图、硬件描述语言(HDL)等输入方式。选项：A、正确B、错误正确答案:【正确】14、填空题：CPLD内部含有多个逻辑单元块，每个逻辑单元块相当于一个（）正确答案:【GAL】15、填空题：PLD的基本结构包括（）电路、（）阵列、（）阵列、（）电路。正确答案:【输入缓冲；与；或；输出缓冲】16、填空题：将EPROM2716（2K×8字位）扩展成4096×16字位容量的存储器，共需片EPROM2716。正确答案:【4】17、填空题：有一静态RAM（容量为128×4字位），该RAM应该有条地址线，有条数据线。正确答案:【7；4】第八单元作业第八单元测试1、问题：图示555定时器组成的RS触发器。若6、2脚的输入均为脚输出为：。，则3选项：A、低电平B、高电平C、保持原来状态D、不确定正确答案:【保持原来状态】2、问题：图示555定时器组成的电路。若将6、2脚短接，并作为外部信号输入端，则电路将构成为：选项：A、RS触发器B、单稳态触发器C、多谐振荡器D、施密特触发器正确答案:【施密特触发器】3、问题：图示由555定时器组成的多谐振荡器电路，输出的低电平时间为：。选项：A、B、C、D、正确答案:【】4、问题：图示由555定时器组成的单稳态触发器，在无触发脉冲时，输出的电平为：。选项：A、低电平B、高电平C、高低电平均有可能D、由RC参数决定正确答案:【低电平】5、问题：图示由555定时器组成的单稳态触发器，，若要求输出脉冲宽度为1s，则电容C近似为：。选项：A、80B、91C、100D、144正确答案:【91】6、问题：判断对错：图示由555定时器组成的电路，具有同相滞回比较器的效果。选项：A、正确B、错误正确答案:【错误】7、问题：利用施密特触发器的回差特性，还可以构成单稳态触发器和多谐振荡器。选项：A、正确B、错误正确答案:【正确】8、问题：555电路构成的可重触发的单稳态触发器，输出脉宽由RC时间常数决定。选项：A、正确B、错误正确答案:【错误】9、填空题：由CC7555集成定时器组成的功能电路如图。设二极管D为理想二极管。vO1波形的高电平宽度（大于/小于/等于/不定）低电平宽度。正确答案:【小于】第九单元作业第九单元测验1、问题：若8位DAC的满量程电压为5V，其对应的最小可分辨电压为（）。选项：A、0.625VB、0.0196VC、0.3125VD、0.0049V正确答案:【0.0196V】2、问题：下列A/D转换器速度最快的是（）。选项：A、逐次逼近型A/D转换器B、双积分型A/D转换器C、并行比较型A/D转换器D、计数器型A/D转换器正确答案:【并行比较型A/D转换器】3、问题：判断对错：D/A转换器输出模拟量的大小只取决于输入的数字量。选项：A、正确B、错误正确答案:【错误】4、填空题：一个8位D/A转换器的最小分辨电压VLSB=10mV，当输入二进制数为10101010时，其输出电压VO为V。正确答案:【