集成电路中的元器件及其寄生效应课件

第二章集成电路中的元器件及其寄生效应

元器件是组成集成电路的基本元素，其结构和性能直接决定着集成电路的性能。1§2-1集成电路中的NPN晶体管2

思考题1.集成NPN管与分立NPN管有什么不同？2.有源寄生效应有何影响？如何减小或消除？3.无源寄生有何影响？4.NPN管常用图形各自的特点是什么？32.1.1集成NPN晶体管的结构E(N+)B(P)C(N)NPNS(P)PNP平面图P-SubN–-epiP+P+PN+N+CEB剖面图EBCSN+PNP等效结构图等效电路图42.1.2集成NPN晶体管与分立NPN晶体管的差别P-SubN–-epiP+P+PN+N+CEBE(N+)B(P)C(N)NPNS(P)PNP（1）四层三结结构，构成了一个寄生的PNP晶体管（有源寄生）（2）电极都从上表面引出，造成电极的串联电阻和电容增大（无源寄生）52.1.3集成NPN晶体管的有源寄生效应

（1）NPN晶体管正向有源时P-SubN–-epiP+P+PN+N+CEBE(N+)B(P)C(N)NPNS(P)PNPVBC<0VSC<0寄生PNP晶体管截止,等效为寄生电容E(N+)B(P)C(N)NPNCJS62.1.3集成NPN晶体管的有源寄生效应

（2）NPN晶体管饱和或反向有源时P-SubN–-epiP+P+PN+N+CEBE(N+)B(P)C(N)NPNS(P)PNPVBC>0VSC<0

寄生PNP晶体管正向有源导通。

有电流流向衬底，影响NPN晶体管的正常工作。72.1.3集成NPN晶体管的有源寄生效应

（3）减小有源寄生效应的措施P-SubN–-epiP+P+PN+N+CEB增加n+埋层①加大了寄生PNP晶体管的基区宽度②形成了寄生PNP晶体管基区减速场E(N+)B(P)C(N)NPNS(P)PNP82.1.4多结晶体管E-M模型

（1）定义及结电流EBCSN+PNPIEIBISICI1I2I3VBEVBCVSC端电流的定义结电流的定义结电压的定义I1I2I3=1A0B1C0D1IES(eVBE/VT-1)ICS(eVBC/VT-1)ISS(eVSC/VT-1)

A=I1I2VBE=0VSC=0=-

RB=I2I1VBC=0VSC=0=-

FC=I2I3VBE=0VBC=0=-

SRD=I3I2VBE=0VSC=0=-

SF1-

R0-

F1-

SR0-

SF192.1.4多结晶体管E-M模型

（2）直流模型表达式EBCSN+PNPIEIBISICI1I2I3VBEVBCVSCI1I2I3IEIBICIS=1001100-1-1001=

1-

R01-

F1-

R-

SR

F-(1-

SF)-(1-

SR)0-

SF1IES(eVBE/VT-1)ICS(eVBC/VT-1)ISS(eVSC/VT-1)102.1.4多结晶体管E-M模型

（3）直流模型等效电路IEIBISICBECSIDEIDCIDS

RIDC

FIDE

SFIDC

SRIDSrBrCSrSSrE112.1.4多结晶体管E-M模型

（4）瞬态模型等效电路IEIBISICBECSIDEIDCIDS

RIDC

FIDE

SFIDC

SRIDSrBrCSrSSrECCCECSCDCCDECDS122.1.4多结晶体管E-M模型

（5）简化模型等效电路（消除有源寄生）rBrCSrECCCECSCDCCDEIEIBICBECSIDEIDC

RIDC

FIDE132.1.5集成NPN晶体管常用图形及特点

（1）单基极条形结构简单、面积小寄生电容小电流容量小基极串联电阻大集电极串联电阻大P-SubN–-epiP+P+PN+N+CEB142.1.5集成NPN晶体管常用图形及特点

（2）双基极条形与单基极条形相比：基极串联电阻小电流容量大面积大寄生电容大N–-epiP+PN+N+CEBP-SubP+BN+152.1.5集成NPN晶体管常用图形及特点

（3）双基极双集电极形与双基极条形相比：集电极串联电阻小面积大寄生电容大N–-epiP+PN+N+CEBP-SubP+BN+N+C162.1.5集成NPN晶体管常用图形及特点

（4）双射极双集电极形与双基极双集电极形相比：集电极串联电阻小面积大寄生电容大N–-epiP+PN+N+CP-SubP+N+N+CBN+EE172.1.5集成NPN晶体管常用图形及特点

（5）马蹄形电流容量大集电极串联电阻小基极串联电阻小面积大寄生电容大182.1.5集成NPN晶体管常用图形及特点

（6）梳状192.1.6习题

分别画出单基极条形和双基极双集电极结构的NPN晶体管的平面图（版图）和剖面图，并说明埋层的作用。20§2-2超增益晶体管21

思考题1.提高β值的途径有哪些？2.超增益管BC结的偏压为什么要限制在0伏左右？3.超增益管的发射区通常采用什么图形？为什么？222.2.1提高NPN管β值的途径P-SubN–-epiP+P+PN+N+CEB①提高发射区浓度（注意：重掺杂理论）②降低基区浓度（同时采用高阻外延）③减薄基区宽度（加深发射结深度或减小集电结的深度）④选择高寿命材料,

改善表面态PN+N+PPN+N+232.2.2扩散穿通型超增益管

1.双磷扩散结构N–-epiP+PN+N+CEBP-SubN–-epiP+P+PN+N+CEBN+N+普通NPN管超增益NPN管242.2.2扩散穿通型超增益管

2.双硼磷扩散结构N–-epiP+PN+N+CEBP-SubN–-epiP+P+PN+N+CEB普通NPN管超增益NPN管P252.2.2扩散穿通型超增益管

3.超增益管的特点P-SubN–-epiP+P+PN+N+CEBPN+N+N+N+①采用圆形发射区（周界短,受表面态影响小）②应用时BC结偏置限制在0V左右（减小基区宽度调制的影响）26§2-3横向PNP管27

思考题1.设n+埋层对横向PNP管有什么好处？2.可控增益横向PNP管的原理是什么？3.横向PNP管的发射区为何选用较小的面积？282.3.1横向PNP管的结构和有源寄生效ECBB(N-)PNPE(P)C(P)P-subP-subEBCSPNPPN横向PNP管正向有源、反向有源、饱和三种工作模式下，寄生的纵向PNP对其工作都有影响。292.3.2横向PNP管的电学特性ECB1.电流增益β低，改善措施：①降低

e/b

②降低AEV/AEL③设n+埋层④改善表面态⑤减小WbL，加大Wbv

*β大电流特性差2.击穿电压低，由c-e穿通电压决定，突变结近似：

VPT=qNBWbL2/2

o

si3.

特征频率低(受WbL和寄生PNP影响)302.3.3横向PNP管常用图形

1.单个横向PNP管结构简单，面积小312.3.3横向PNP管常用图形

2.多集电极横向PNP管常用在比例电流源电路中C1C2C3C1C2BBEE322.3.3横向PNP管常用图形

3.可控增益横向PNP管多集电极结构的应用BECCBE(Co)IBOIBICOICICIBβ==ICIBO+ICO≈ICICO=ACACO332.3.3横向PNP管常用图形

4.多发射极多集电极横向PNP管基极等电位的横向PNP管共用一个隔离区342.3.3横向PNP管常用图形

5.大容量横向PNP管352.3.4习题1.画出横向PNP晶体管的平面图（版图）和剖面图，并说明埋层的作用。2.横向PNP晶体管在4种可能的偏置情况下，哪一种偏置会使寄生晶体管的影响最大？36§2-4衬底PNP管37

思考题1.衬底PNP管为什么不能加n+埋层？2.衬底PNP管的应用有什么局限性？3.为什么衬底PNP管的基区表面要覆盖大面积的n+扩散？382.4.1衬底PNP管的结构和特性1.

纵向结构2.衬底(集电极)电位固定

(最低电位)3.不能加n+埋层最好增加p+埋层4.无有源寄生5.基区(外延层)上最好覆盖n+扩散层P-SubN–-epiP+P+PECBN+392.4.2衬底PNP管的常用图形40§2-5集成二极管41思考题1.集成电路中的一般二极管构成方式有哪些？各自有什么特点？2.隐埋齐纳二极管的优点是什么？422.5.1一般集成二极管

1.B-C短接VF=VBEFBV=BVBECj

=Ce

Cp=Cs无寄生PNP管效应P-SubN–-epiP+P+PN+N+EBC432.5.1一般集成二极管

2.B-E短接VF=VBCFBV=BVBCCj=Cc

Cp=Cs有寄生PNP管效应P-SubN–-epiP+P+PN+N+EBC442.5.1一般集成二极管

3.C-E短接VF=VBCFBV=BVBECj=Cc+

Ce

Cp=Cs有寄生PNP管效应P-SubN–-epiP+P+PN+N+EBC452.5.1一般集成二极管

4.C开路VF=VBEFBV=BVBECj=Ce

Cp=Cc*Cs/(Cc+

Cs）有寄生PNP管P-SubN–-epiP+P+PN+N+EBC462.5.1一般集成二极管

5.E开路VF=VBCFBV=BVBCCj=Cc

Cp=Cs有寄生PNP管P-SubN–-epiP+P+PN+N+EBC472.5.1一般集成二极管

6.单独BC结VF=VBCFBV=BVBCCj=Cc

Cp=Cs有寄生PNP管P-SubN–-epiP+P+PN+BC482.5.1一般集成二极管

7.单独SC结VF=VSCFBV=BVSCCj=Cs

Cp=0无寄生PNP管N–-epiP+P+N+CP-Sub492.5.2隐埋齐纳二极管

1.齐纳二极管的特性要求①动态电阻小②击穿电压稳定③噪声小VIVBOP-SubN–-epiP+P+PN+N+EBC一般齐纳二极管用BE结制作缺点：在表面处两侧浓度都最高，且易受表面影响502.5.2隐埋齐纳二极管

2.两种隐埋齐纳二极管P-SubN–-epiP+P+PEBCP+N+N+P-SubN–-epiP+P+PPN+P+512.5.3

习题1.一般集成二极管中，哪种速度最快？哪种耐压最高？2.隐埋齐纳二极管的特点是什么？为什么？52§2-6肖特基二极管及肖特基晶体管53

思考题1.肖特基二极管的特点是什么？2.肖特基晶体管的结构和工作原理是什么？3.设计肖特基二极管和肖特基晶体管时应注意什么？542.6.1肖特基二极管（SDB）特点：1.正向压降低

应减小串联电阻2.开关时间短

多子器件3.反向击穿电压高

应减小边缘电场（P型环、覆盖电极）P-SubN–-epiP+P+N+ABABpp552.6.2肖特基晶体管抗饱和原理1.npn管正向有源或截止时，SBD截止IBICISBDIbIcP-SubN–-epiP+P+PN+N+EBC2.npn管反向有源或饱和时，SBD导通，对IB分流，VBC被箝位βIBS=ICβ(IB-ISBD）S’=IC+ISBDβIbIc=562.6.3肖特基晶体管常用图形示意57§2-7MOS晶体管及其寄生效应58

思考题MOS晶体管沟道长度和宽度是如何定义的?2.寄生MOS晶体管如何形成的？它的危害是什么？如何消除？3.闩锁效应是如何产生的？有何危害？如何避免发生？592.7.1MOS晶体管常用图形WLLWLWLwW=3w602.7.2场区寄生MOS管（场开启MOS管）1.加厚场氧化层厚度（采用等平面工艺，减小表面台阶）2.采用场区注入，提高衬底表面浓度3.控制有源区间距612.7.3寄生双极晶体管消除寄生双极晶体管影响的措施：

P衬底接最低电位

N衬底接最高电位使MOS管源漏区与衬底形成的二极管不处于正偏状态N-subppppP-subnnnn622.7.4寄生可控硅—闩锁效应

1.寄生可控硅结构VHIHIV0VDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRSRSRWIRSIRWVDDGNDVON-P-VO必要条件：1.两个发射结均正偏2.βnpn*βpnp>13.IPower>IH寄生可控硅一旦被触发，电流巨增，将烧毁芯片。632.7.4寄生可控硅—闩锁效应

2.消除闩锁效应措施—版图设计RSRWIRSIRWVDDGNDVON-P-VO（1）减小RS和RW

：均匀且充分设计阱和衬底的电源和地的欧姆接触，并用金属线连接，必要时采用环结构。VDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRS642.7.4寄生可控硅—闩锁效应

2.消除闩锁效应措施—版图设计RSRWIRSIRWVDDGNDVON-P-VO（2）减小βnpn和βpnp

：加大MOS管源漏区距阱边界的距离，必要时采用伪收集极结构。VDDGNDVoViRSViP-SubN-阱p+p+p+n+n+n+RWn+p+n+N-阱652.7.4寄生可控硅—闩锁效应

2.消除闩锁效应措施—工艺、测试、应用（1）增加阱的结深（2）采用外延衬底（3）采用外延衬底时，同时可采用埋层方法，增加阱的结深，型层减速场。（4）电源退耦，稳定电源（5）输入信号不能过高（6）负载电容不易过大（7）电源限流VDDGNDVoViRSViP-SubN-阱p+p+p+n+n+n+RWn+p+n+N-阱662.7.5习题1.说明CMOS集成电路中的闩锁效应和抗闩锁措施。2.说明消除寄生MOS管影响的措施。67§2-8电容器68

思考题1.形成电容的方式有哪些？各自的特点是什么？2.各种结构电容的电容值如何计算？3.设计电容时应该考虑哪些因素？692.8.1PN结电容N–-epiP+P+PN+BAP-SubN+CjCjsBAGNDRbRcsP+P+P+N+BAP-SubN+Cj1CjsBAGNDRbRcsCj2Re应考虑：1.单位面积电容容量2.电极的串联电阻3.工作电压及电压极性