CMOS工艺与器件课件

Part1超大规模集成电路设计基础Chap2CMOS工艺与器件1精选课件Part1超大规模集成电路设计导论

Chap2

CMOS工艺与器件

Chap3

逻辑门单元电路

Chap4

组合逻辑电路

Chap5

时序逻辑电路

Chap6

功能块与子系统2精选课件CMOS工艺与器件CMOS的概念CMOS制造工艺MOS管的电性能连线CMOS器件的版图设计3精选课件半导体及其导电能力半导体IV族元素（比如硅），最外层4个价电子，通过共价键形成晶体，处于稳定结构，很难电离或俘获电子一般材料纯度在99.9％已认为很高了，有0.1％的杂质不会影响物质的性质。但是，半导体材料的导电能力随所含的微量杂质而发生显著变化纯净的硅在室温下：

＝21400Ω·cm如果在硅中掺入杂质磷原子，使硅的纯度仍保持为99.9999％，则其电阻率变为：

＝0.2Ω·cm可利用这一性质，通过掺杂质的多少来控制硅的导电能力半导体的导电能力随光照而发生显著变化随外加电场、磁场作用而发生变化4精选课件P型和N型半导体导电？两种载流子：带负电荷的电子带正电荷的空穴本征半导体：纯净硅P型半导体掺杂III族元素（如磷P），多数载流子是空穴N型半导体掺杂V族元素（如硼B），多数载流子是电子5精选课件MOS管n-typeMOStransistor(NMOS管)物理结构示意图电极:栅极G(Gate)、源极S(Source)、漏极D(Drain)衬底P(Substrate)Gate6精选课件n+n+p-衬底D+S-GBVGS+-耗尽区n-沟道NMOS管的结构剖面示意图NMOS管衬底掺杂成为P型半导体，n+表示重度掺杂成为N型半导体（称扩散区）。在栅与衬底之间电场作用下，栅下面的衬底表面多数载流子空穴受排斥而减少，当空穴基本被赶走时，在衬底表面形成耗尽层。当电场进一步增强时，不仅空穴被赶走，电子也被吸引到衬底表面，从而使P型半导体的表面层变成电子占多数的N型层（反型层），使得源、漏、反型层形成一体的N型区。而反型层也就是“沟道”。PMOS管类似（衬底掺杂成为n型半导体）MOS管7精选课件SOURCEDRAINGATECONDUCTORINSULATORP-DOPEDSEMICONDUCTORSUBSTRATEnnDRAINGATECONDUCTORINSULATORN-DOPEDSEMICONDUCTORSUBSTRATEppSOURCEDRAINSOURCEGATESUBSTRATEDRAINSOURCEGATESUBSTRATENMOSPMOSsymbolsymbolMOS管的物理结构示意图及其符号8精选课件MetalPolysiliconOxiden-diffusionp-diffusionp-substraten-substrateDepletionMOS管的结构剖面示意图

SourceGateDrainPNMOS

SourceGateDrainnPMOS9精选课件CMOSCMOS：ComplementaryMOS

CMOSInventor:themostsimpleCMOScircuitaout+10精选课件CMOSCMOScircuit：havecomplementarypullup(p-type)andpulldown(n-type)networksVDDpullupnetworkpulldownnetworkVSSoutinputsaout+11精选课件CMOS如何制造CMOS？双阱制造工艺单阱（N阱）制造工艺12精选课件CMOS工艺与器件CMOS的概念CMOS制造工艺MOS管的电性能连线CMOS器件的版图设计13精选课件CMOS工艺(双阱)步骤示意

CMOSProcesssteps(1)Firstplacewellstoprovideproperly-dopedsubstrateforn-type,p-typeMOS:p-well＝前面所提的nmos管的p-衬底，可在在上面形成nmosn-well＝前面所提的pmos管的n-衬底，可在在上面形成pmosp-welln-wellsubstrate14精选课件CMOS工艺(双阱)步骤示意

CMOSProcesssteps(2)Patternpolysiliconbeforediffusionregionsp-welln-wellpolypolygateoxide15精选课件CMOS工艺(双阱)步骤示意

CMOSProcesssteps(3)Adddiffusions,Self-alignedp-welln-wellpolypolyn+n+p+p+16精选课件CMOS工艺(双阱)步骤示意

CMOSProcesssteps(4)Startaddingmetallayers（matal1,metal2…）p-welln-wellpolypolyn+n+p+p+metal1metal1vias17精选课件制造：制版与光刻（1）CMOSDevice/IC制造包括制版和光刻两部分，完成从Layout到Mask到Device的过程制版：将芯片设计版图（Layout）图形转换成掩膜图形（Mask）光刻：将Mask转移到半导体晶圆（Wafer）上，制造成Device/IC刚才的Process讲的是如何从Mask到DeviceonWafer的光刻的工艺过程18精选课件制造：制版与光刻（2）

制版：将设计得到的芯片版图（Layout）图形转换成掩膜（Mask）图形wL光刻：将掩膜（Mask）转移到半导体晶圆（Wafer）上，成为Device/ICwLLayoutMaskDevice/IC19精选课件光刻系统光源(UV,DUV,EUV)孔径（圆形，环形，四极形）聚光透镜掩模（二相，移相）孔径投影透镜硅片上附光刻胶MaskWafer20精选课件CMOS工艺(N阱)详细制造步骤(1)n-well掩膜版：为N阱掩膜，用以限定N阱区面积和位置制造步骤：用该版制造

N阱

注：N阱用于制作PMOS管（而NMOS管在原基片衬底上制作）n-welln-wellmaskp-substraten-welln+离子mask俯视图mask剖面图21精选课件CMOS工艺(N阱)详细制造步骤(2)active掩膜版：为薄氧化层区掩膜，用以确定薄氧化层区的面积和位置。该区域覆盖了所有PMOS和NMOS管的源、漏和栅的制作区域，故该版又称为有源区版（active版）制造步骤：用该版完成薄氧化层（栅氧化层）的生长p-substraten-wellactiveNitride:Si3N4Oxide:SiO2activemaskmask俯视图mask剖面图22精选课件CMOS工艺(N阱)详细制造步骤(2)activemask（负胶）activep-substraten-well制造步骤：用active掩膜版（负胶），完成场氧层生长mask俯视图mask剖面图23精选课件CMOS工艺(N阱)详细制造步骤(3)poly掩膜版：多晶图形掩膜，用于制作多晶硅栅极以及形成电路结构的多晶硅连线和电阻制造步骤：在已经生长完成的栅氧化层上完成所需多晶硅图形p-substraten-wellpolysiliconpolymaskmask俯视图mask剖面图24精选课件CMOS工艺(N阱)详细制造步骤(4)n+掩膜版：n+掺杂区掩膜制造步骤：进行n+离子（磷或砷）注入掺杂和扩散推进，形成n扩散区（diffusion）。这里实际上是用有源区（active）作为掺杂离子注入的掩膜，由于此时是在多晶硅栅完成后，离子被多晶硅栅阻挡，不会进入栅下的硅表面，因此形成NMOS的源、漏区，而且其边缘与硅栅边缘对齐（可能有一定的overlap），硅栅起到了自对准的作用，称硅栅自对准n+n+p-substraten-welln+maskn+maskn+离子25精选课件CMOS工艺(N阱)详细制造步骤(5)

p+掩膜版：p+掺杂区掩膜制造步骤：进行p+离子（硼）注入掺杂和扩散推进，形成p扩散区（diffusion）同样，这里实际上也是用有源区（active）作为掺杂离子注入的掩膜，通过硅栅自对准，形成PMOS的漏、源n+n+p-substraten-wellp+p+p+maskp+maskp+离子26精选课件CMOS工艺(N阱)详细制造步骤(6)

contact掩膜版：接触孔掩膜。用以确定欧姆接触的大小和位置，即对薄氧化层区刻出实现欧姆接触的引线孔

制造步骤：先用该版从P管引出的P+区接触孔、从N管引出的N+区接触孔，再生长一层SiO2氧化膜，然后再用该版对这层新生长的氧化膜刻出实现欧姆接触的引线孔

n+n+p-substraten-wellp+p+

contactmaskcontactmask27精选课件CMOS工艺(N阱)详细制造步骤(7)metal1掩膜版：金属图形（接触孔和连线）掩膜，用以确定第一层金属需引出的接触孔和同层金属布线互连的位置和形状制造步骤：在上一版的接触孔光刻之后，硅片表面用CVD法沉积一层金属膜，用该版刻下所需要的金属膜，实现第一层金属的接触孔引出和同层金属布线互连n+n+p-substraten-wellp+p+metalmaskmetalmask28精选课件N阱CMOS工艺详细制造步骤(8)到上一步为止，已完成了1层金属（连线），算上那层多晶（连线），我们称之为1P1M。但由于电路的复杂性，仅靠这两层连线的不够的，所以有了1P2M、1P3M…1P6M、1P8M等工艺。因此，接下来制造步骤就是以下两层掩膜版/两步骤的重复：via12掩膜版：第一层金属和第二层金属的连接孔掩膜。用以确定其大小和位置，刻出两层金属连接点的连接孔制造步骤：先生长一层SiO2氧化膜，再用该版对这层新生长的氧化膜刻出两层金属连接点的连接孔metal2掩膜版：第二层金属图形（连接孔和连线）掩膜，用以第二层金属需引出的连接孔和同层金属布线互连的位置和形状制造步骤：在硅片表面用CVD法沉积一层金属膜，用该版刻下所需要的金属膜，实现金属层欧姆引出和互连via23/metal3……

29精选课件p-阱栅n+n+金属1金属2ViaContactN阱CMOS工艺详细制造步骤(8)上一页的图示30精选课件N阱CMOS工艺详细制造步骤(9)Passivation掩模版：钝化层光刻掩膜。它是最后一步，确定应暴露的压焊区或内设测试点接触区的位置和大小完成金属互连之后，为免受以后杂质侵入和损伤，要进行芯片表面钝化，沉积一层钝化膜（如Si3N4或磷硅玻璃、聚烯亚胺等）覆盖整个表面，但压焊区及内设测试点需要刻去钝化层备用。31精选课件aCMOSInverter：剖面图及版图（俯视图）

N-wellprocessVDDout(a)(b)inoutVDDVssp+p+n+n-wellp-substrate(c)p+n+n+p-substraten-wellp+(d)contactcutpolysilliconmetalgateoxidefieldoxiden+p+p+n+n+n-wellp-substratep+n+VDDCONTACTVssCONTACTVDDVss(a)outVDDVssin(b)N-wellprocess

withsubstratecontactPMOS衬底接电源、NMOS衬底接地32精选课件aCMOSInverter：剖面图及版图（俯视图）

Twin-wellprocessn+n+n+p+p+p+p-transistorn-transistorn-wellp-wellepitaxiallayerVDDcontactVSScontactn+substrate(b)(a)

VDD

VSSinout33精选课件CMOS工艺与器件CMOS的概念CMOS制造工艺MOS管的电性能连线MOS/CMOS器件的版图设计34精选课件MOS管的电性能MOSFET的电流－电压关系MOSFET的寄生参数MOSFET的电路仿真35精选课件MOSFET的栅极栅的基本结构是平板电容

Gatecapacitancehelpsdeterminechargeinchannelwhichformsinversionregion栅衬底SiO2xoxVg+-36精选课件电压与沟道（1）栅漏源电流IdVds<Vgs–Vt即Vgd

=Vgs-Vds>Vt栅漏源电流Id栅漏源Idn+n+p-衬底D+S-GBVGS+-耗尽区n-沟道dgsVds=Vgs–Vt即Vgd

=Vgs-Vds=VtVds>Vgs–Vt即Vgd

=Vgs-Vds<

Vt线性区沟道夹断饱和区37精选课件电压与沟道（2）线性区

当Vds较小时，沿沟道电位变化较小，整个沟道厚度变化不大，漏极电流Id随漏极电压Vds的变化而线性变化。沟道夹断

随着Vds的增大，Id与Vds曲线越来越偏离线性关系。当Vds=Vgs-Vt时，漏极附近不再存在反型层，这时称沟道在漏极附近被夹断，夹断点与漏极之间的夹断区成为一个高阻区。饱和区

沟道被夹断后，若Vds再增加，增加的漏极电压主要降落在夹断点到漏极之间的高阻区上。但夹断点与漏极之间的电场很强，可以把从沟道中流过来的载流子（N沟道的电子）拉向漏极。因此，这时Id基本不随Vds增加，因此称为饱和区38精选课件漏极电流-电压关系（1）nMOS增强型晶体管:W=100um,L=20um

夹断39精选课件漏极电流-电压关系（2）线性区(Vds<Vgs-Vt):Id=k(W/L)((Vgs-Vt)Vds-0.5

Vds2))饱和区(Vds>Vgs–Vt):Id=0.5k(W/L)(Vgs-Vt)2实际上，Id根据源漏极间电压会略有变化，有更逼近公式(后面有讲)截止区Vgs–Vt<0Id=0=k(W/L)：表示器件的增益系数跨导系数k和阈值电压Vt是工艺参数，由制造工艺决定k与栅氧化层厚度xox成反比，pMOS、nMOS不同Vt大致是xox的线性函数，实际上略有变化，有更逼近公式(后面有讲)W和L是几何参数（设计参数）0.01.02.03.04.05.0VDS(V)12ID

(mA)线性区饱和区VGS=5VVGS=3VVGS=4VVGS=2VVGS=1V

VDS=VGS-VT平方关系40精选课件饱和区电流：MOSFET沟道长度调制效益的影响Id=0.5k’(W/L)(Vgs-Vt)2(1＋lVds)

describessmalldependenceofdraincorrentIdonVdsinsaturationWhy?沟道被夹断后，若Vds再增加，虽然增加的漏极电压主要降落在夹断点到漏极之间的高阻区上，漏极电流基本不随漏极电压增加。但沟道也会略缩短，漏极电流Id会略有增加，这称为沟道长度调制效益栅漏源电流Id栅漏源IdVds=Vgs-VtVds>Vgs-Vt0.01.02.03.04.05.0VDS(V)12ID

(mA)线性区饱和区VGS=5VVGS=3VVGS=4VVGS=2VVGS=1V

VDS=VGS-VT平方关系夹断饱和区41精选课件MOSFET的阈值电压阈值电压(ThresholdVoltage)Vt的组成基本阈值电压Vt0由制造工艺决定的，并且取决于栅氧化层厚度xox的数值（线性函数）Vt是由衬底偏置效应（Bodyeffect

）引起的变化值42精选课件阈值电压：MOSFET衬底偏置效应的影响本来假设衬底和晶体管的源极电压相等即Vbs=0。但如果在实际中衬底与源极不相连，反向偏置时处于反偏的pn结的耗尽层将会展宽，阈值电压的绝对值会提高，称为衬底偏置效应近似公式：为衬底偏置效应系数，随衬底掺杂浓度而变化典型值：NMOS晶体管，γ=0.7~3.0；PMOS晶体管，γ=0.5~0.7对PMOS晶体管，Vt取负值；对NMOS晶体管，Vt取正值阈值电压升高对复杂门电路的速度有较大影响，消除MOSFET衬底偏置效应措施：衬底接触（substratecontact）P型衬底接电路中最低的电位Vss，N型衬底接电路中的最高电位Vdd为保证良好的电位接触，在接触点采用重掺杂结构n+n+p-衬底D+S-GBVGS+-耗尽区n-沟道43精选课件MOSFET的泄漏电流泄漏电流（leakagecurrent）

源极或漏极对衬底的电流。它使得主要的逻辑功能电流被分散44精选课件MOS管的电性能MOSFET的电流－电压关系MOSFET的寄生参数MOSFET的电路仿真45精选课件栅极电容栅极是平板电容栅电容Cg由MOS管的栅极面积(W×L)决定栅衬底SiO2xoxVg+-单位面积平板电容公式:Cox=

ox/xox

ox硅的介电常数:

ox=3.46x10-13F/cm246精选课件栅与源、漏极间的寄生电容栅与源、漏极间的OverlapCapacitanceCgs、Cgd，与L的无关Cgs、Cgd=CoverlapWCgs也被称作Gate/BulkOverlapCapacitance（因为通常源与衬底相连）源漏Overlap47精选课件源、漏极的扩散区电容电容由pn结的形成bottomwall：按面积计算sidewall：按长度计算

n+depletionregionsubstrate(p)bottomwallcapacitancesidewallcapacitances48精选课件MOS管的电性能MOSFET的电流－电压关系MOSFET的寄生参数MOSFET的电路仿真49精选课件Spice仿真的MOSFET模型Level1:基本晶体管公式，不是非常精确（采用前文介绍的公式）Level2:更精确一些的模型，如包含栅长——有效沟道长度等Level3:经验模型。Level4(BSIM):高效的经验模型。新的模型:level28(BSIM2),level47(BSIM3),level49（BSIM3.3）50精选课件Spice仿真的MOSFET模型参数L,W:晶体管长、宽KP:跨导，符号k’GAMMA:衬底偏置效应系数AS,AD:源/漏面积CJSW:0偏置的sidewallcapacitance

CGBO:0偏置的gate/bulkoverlapcapacitance

51精选课件MOS工艺与器件CMOS的概念CMOS制造工艺MOS管的电性能连线CMOS器件的版图设计52精选课件连线信号线电源/地线金属线多晶硅扩散线53精选课件连线（包括过孔）p-阱栅栅n+n+金属1金属3金属2过孔ViaContact54精选课件过孔via与contact堆迭过孔(stackvia)与非堆迭过孔堆迭过孔非堆迭过孔55精选课件连线的寄生电容(1)：线电容两种构成平板（parallelplate）电容——面积边缘（fringe）电容——周长平板边缘56精选课件连线的寄生电容(2)：耦合电容金属线（或多晶硅线）与同层的相邻金属线（或多晶硅线）或与上/下层（上下存在Overlap）的耦合金属2金属1金属157精选课件连线电阻方块电阻是常数，由长宽比决定可用于金属层、多晶硅层的电阻计算58精选课件金属线的金属电迁移金属线的电流容量限制取决于横截面，由于线的高度固定，线宽决定了电流容量限制金属电迁移当电流大于电流容量时，电子流推挤附近的金属颗粒，形成金属的迁移，导致金属线被破坏在短时间工作后金属线损坏——早期损坏率（infantmortality）金属电迁移的解决方法适当的线宽设计，要求金属线能够容纳可能的最大电流主要使用于电源/地线(VDD/VSS)，因为一般流过信号线的电路不是很大金属59精选课件金属线的趋肤效应(Skineffect)(1)低频的情况下，绝大多数的金属导体横截面都均匀载有电流。频率增加时，电流趋向导体的表面。趋肤效应在GHz频率时非常重要孤立的导体导体与地线低频高频低频高频60精选课件金属线的趋肤效应(Skineffect)(2)趋肤深度——在此深度下，电流降为表面电流的1/3=33%:趋肤深度d=1/sqrt(pfms)（f=信号频率，m=磁导率，s=连线电导率）趋肤效应对阻抗的影响连线低频阻抗Rdc=1/(swt),w——宽度，t——厚度趋肤效应的高频阻抗Rhf=1/(s(wt-(w-2d)(t-2d)))

1/(2sd

(w+t))每单位长度阻抗的计算:Rac=sqrt(Rdc

2+kRhf

2)典型的k=1.2d61精选课件CMOS器件与工艺CMOS的概念CMOS制造工艺MOS管的电性能连线CMOS器件的版图设计62精选课件版图设计的概念(1)P+P+

VDDN+N+VSSNwellVSSVDDYAINV：剖面图和版图(俯视图)对照NMOSPMOSaout+63精选课件版图设计的概念(2)aout+晶体管GNDVDDaout衬底接触64精选课件为什么需要版图设计规则设计规则是制造厂家规定IC