数字电子技术-触发器

4.1概述

在各种复杂的数字电路中不但需要对二值信号进行算术运算和逻辑适算，还经常需

要将这些信号和运算结果保存起来。为此，需要使用具有记忆功能的根本逻辑单元。能够

存储1位二值信号的根本单元电路统称触发器。为了实现记忆1位二值信号的功能，触发

器必须具备以下两个根本特点：

»第一，具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1,或二进制

数的0和lo

A第二，根据不同的输入信号可以置成1或o状态。

迄今为止，人们已经研制出了许多种触发器电路。根据电路结构形式的不同，可以

将它们分为根本RS触发器、同步RS触发器、主从触发器、维待阻塞触发器、CMOS边沿

触发器等。这些不同的电路结构在状态变化过程中具有不同的动作特点，掌握这些动作特

点对于正确使用这些触发器是十分必要的。同时，由于控制方式的不同（即信号的输入方

式以及触发器状态随输人信号变化的规律不同），触发器的逻辑功能在细节上又有所不同。

因此又根据触发器逻辑功能的不同分为RS触发器、JK触发器、T触发器、D触发器等几

种类型。止匕外，根据存储数据的原理不同，还把触发器分成静态触发器和动态触发器两大

类。静态触发器是靠电路状态的自锁存储数据的；而动态触发器是通过在MOS管栅极输入

电容上存储电荷来存储数据的，例如输人电容上存有电荷为0状态，而没有存电荷为1状

态。本章只介绍静态触发器

4.2触发器的电路结构与动作特点

根本RS触发器的电路结构与动作特点

根本RS触发器（又称R—S锁存器）是各种触发器电路中结构形式最简单的一种。

同时，它又是许多复杂电路结构触发器的一个组成局部。

一、电路结构与工作原理

第二章讲过的各种门电路虽然都有两种不同的输出状态（高、低电平，亦即1、0）,

但都不能自行保持。例如在图4.2.1（a）所示电路中，如果只有一个或非门G1,那么当

另一个输入端接低电平时输出％的高、低电平将随输入力的高、低电平而改变。因此，它

不具备记忆功能。

^4.2.1用或非门组成的基本RS触发器

（al<b）电路结构图形符号

如果用另一个或非门GJ将%反相（同时将5的另一个输入端接低电平），那么5的

输出将与1同相。现将为接回1的另一个输入端，这时即使原来加在加输入端上的信

号消失了，匕】和匕之的状态也能保持下去。这样就得到了图（a〕中由两个或非门所组成的根

本RS触发器电路。

由于［和乌在电路中的作用完全相同，所以习惯上将电路画成图4.2.1（b〕的对称

形式。Q和电称为输入端，并且定义Q=l、弓=0为触发器的1状态，Q=0、0=1为触发

器的。状态。方称为置位端或置1输入端，％」称为复位端或置0输入端。

当邑=1、&>=0时，Q=l、匕'=0。在邑=1信号消失以后（即“回到0）,由于

有Q端的高电平接回到5的另一个输入端，因而电路的1状态得以保持。

当当=0、&>=1时，Q=o、。'=1。在=I信号消失以后，电路保持o状态不

变。

当‘%==0时，电路维持原来的状态不变。

当4=&D=1时，Q=Q=Q,这既不是定义的1状态，也不是定义的0状态。而

且，在4和AQ同时回到0以后无法断定触发器将回到1状态还是0状态。因此.在正常

工作时输入信号应遵守跖&>=。的约束条件，亦即不允许输入“=&=1的信号。

将上述逻辑关系列成真值表，就得到表4.2.1。因为触发器新的状态（也叫做次

态）不仅与输入状态有关，而且与触发器原来的状态Q*（也叫做初态）有关，所以把Q“也

作为一个变量t列入了真值表，并将Q*称做状态变量，把这种含有状态变量的真值表叫做

触发器的特性表（或功能表）。

衰4.2.1用或非门组成的基本表4.2.2用与非门蛆成的事木

RS触发器的特性聚KS触发器的特性表

So页UQ"'：Q"'

SDRDQ'Q，T

00001100

00111111

100L0101

10110111

01001000

01101010

1100"0001'

111V*00111\

D、D的。状态同时消失以后状态彳

*Sn>KD的1状态同时消失后状态不定。-SR

根本RS触发器也可以用与非门构成，如图所示。这个电路是以低电平作为输入信

号的，所以用SD和无，分别表示置1输入端和置0输入端。在图4.2.2（b）的图形符号

上，用输入端的小圆圈表示用低电平作输入信号，或者叫低电平有效。表4.2.2是它的特

性表。

图4,2.2用与邪门组成的基本RS触发器

（&）电路结构（b）图形符号

二、动作特点

由图（b）和图4.2.2（a）中可见，在根本RS触发器中，输入信号直接加在输出门

上，所以输入信号在全部作用时间里〔即，或为1的全部时间），都能直接改变输出

端Q和。的状态，这就是根本RS触发器的动作特点。由于这个缘故，也把,叫做

直接置位端，把〔号》〕叫做直接复位端.并且把根本RS触发器叫做直接置位、复位

触发器。

top~

同步RS触发器的电路结构与动作特点

在数字系统中，为协调各局部的动作，常常要求某些触发器于同一时刻动作。为此,

必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。通常把

这个同步信号叫做时钟脉冲，或称为时钟信号，简称时钟.用CP表示。

这种受时钟信号控制的触发器统称为时钟触发器，以区别于像根本RS触发器那样的

直接置位、复位触发器。

一、电路结构与工作原理

实现时钟控制的最简单方式是采用图4.2.4所示的同步RS触发器结构。该电路由

两局部组成：由与非门Gl、G2组成的根本RS触发器和由与非门G3、G4组成的输入控制

电路。它的特性表如表4.2,3所示。

衰4.2.3同步RS触发的特性乘

CPSR①Q'

0XX0<

0XX1I

1000(

10011

11001

11011

1010<

1011(

第424tai^NSMXS

11101

3）电跳结典<b）序形符号

1111J

»CP同创低型平K*杰不定.、

从上表中可见、只有CP=1时触发器输出端的状态才受输入信号的控制，而且在CP

=1时这个特性表和根本RS触发器的特性表相同。输入信号同样需要遵守SR=0的约束

条件。

在使用同步RS触发器的过程中，有时还需要在CP信号到来之前将触发器预先置成

指定的状态，为此在实用的同步RS触发器电路上往往还设置有专门的异步置位输人端和

异步复位输入端，如图4.2,5所示。

只要在“。或〜参加低电平，即可立即将触发器置1或置0,而不受时钟信号和输入

信号的控制。因比，将4称为异步置位（置1）端，将/称为异步复位（置0）端。触

发器在时钟信号控制下正常工作时应使S。和舄》处于高电平。

㈤(hl

Ki4.2.5带吴步置值、息位端的同步R5触发耨

Q）电路结构（b）国形符号

此外，在图4.2.5电路的具体情况下，用当在CP=0的状态下进行，否那么在“

或及返回高电平以后预置的状态不一定能保存下来。

二、动作特点

由于在CP=1的全部时间里S和R信号都能通过门G3和G4加到根本RS触发器上，

所以在CP=1的全部时间里S和R的变化都将引起触发器输出端状态的变化。这就是同步

RS触发器的动作特点。

根据这一动作特点可以想象到，如果CP=1的期间内输入信号屡次发生变化，那么触发器

的状态也会发生屡次翻转，这就降低了电路的抗干扰能力。

top"

主从触发器的电路结构与动作特点

为了提高触发器工作的可靠性，希望在每个CP周期里输出端的状态只能改变一次。

为此，在同步RS触发器的根底上又设计出了主从结构触发器。

一、电路结构与工作原理

主从结构RS触发器（简称主从RS触发器）由两个同样的同步RS触发器组成，但

它们的时钟信号相位相反，如图4.2.8所示。其中由与非门G1〜G4组成的同步RS触发

器称为从触发器，由与非门G5〜G8组成的同步RS触发器称为主触发器。

*4.2.4主从KS触度3»的特I

M4.2.8主乂结构胫触发器

电型绐构（b）图形的号

-CT回到天电平后。出状态不定a

由于输出状态的变化发生在CP信号的下降沿，所以图4.2.8的主从RS触发器属于

un

CP下降沿动作型，在图形符号中用CP输入端的小圆圈表示。图形符号中的1表示''延

迟输出”，即CP返回0以后输出状态才改变。

将上述的逻辑关系写成真值表，即得表4.2.4主从RS触发器的特性表。

从同步RS触发器到主从RS触发器的这一演变，克服了CP=1期间触发器输出状态

可能屡次翻转的问题

但由于主触发器本身是同步RS触发器，所以在CP=1期间0和0的状态仍然会随S、R状

态的变化而屡次改变，而且输人信号仍需遵守约束条件SR=0o

二、动作特点

通过上面的分析可以看到，主从结构触发器有两个值得注意的动作特点：

”触发器的翻转分两步动作。第一步，在CP=1期间主触发器接收输人端（S、R或

J、K）的信号，被置成相应的状态，而从触发器不动；第二步，CP下降沿到来时从触发

器按照主触发器的状态翻转.所以Q、0端状态的改变发生在CP的下降沿。

”因为主触发器本身是一个同步RS触发器，所以在CP=1的全部时间里输入信号都

将对主触发器起控制作用。

由于存在这样两个动作特点，在使用主从结构触发器时经常会遇到这样一种情况，就

是在CP=1期问输入信号发生过变化以后，CP下降沿到达时从触发器的状态不一定能按此

刻输人信号的状态来确定，而必须考虑整个CP=1期间里输人信号的变化过程才能确定触

发器的次态。

在图4.2.10的主从JK触发器中也存在类似的问题，即CP=1的全部时间主触发器

都可以接收输入信号。而且，由于Q、0端接回到了输入门上，所以在Q,=0时主触发器

只能接受置1输入信号，在0=1时主触发器只能接受置0信号。其结果就是在CP=1期

间主触发器只有可能翻转一次，一旦翻转了就不会翻回原来的状态。但在主从RS触发器中，

由于没有Q、Q端接到输入端的反应线，所以CP=1期间S、R状态屡次改变时主从触发器

状态也会随着屡次翻转。

因此，在使用主从结构触发器时必须注意：只有在CP=1的全部时间里输入状态始终

未变的条件下，用CP下降沿到达时输入的状态决定触发器的次态才肯定是对的。否那么，

必须考虑CP=1期间输入状态的全部变化过程，才能确定CP下降沿到达时触发器的次态。

top~

边沿触发器的电路结构与动作特点

为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号

下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发

器的次态没有影响。为实现这一设想，人们相继研制成了各种边沿触发器电路。目前已用

于数字集成电路产品中的边沿触发器电路有利用CMOS传输门的边沿触发器、维持阻塞触

发器、利用门电路传输延迟时间的边沿触发器以及利用二极管进行电平配置的边沿触发器

等几种。

一、利用CMOS传输门的边沿触发器

图4.2.14是利用CMOS传输门构成的一种边沿触发器。虽然这种电路结构在形式

上也是一种主从结构，但是它和前面讲过的主从结构触发器具有完全不同的动作特点。

我4.2.6CMOS边沿触发器的特性亵

Q..I

CPDQ・

XXXQ.

于000

J010

I101

J111

这种触发器的动作特点是输出端状态的转换发生在CP的上升沿，而且触发器所保存

下来的状态仅仅取决于CP上升沿到达时的输入状态。因为触发器输出端状态的转换发生在

CP的上升沿，所以这是一个上升沿触发的边沿触发器。它的持性表如表4.2.6所示。因

为输入信号是以单端D给出的，所以也把它叫做D触发器。

为了实现异步置位、复位功能，需要引入邑和&信号。因为必和号＞以高电平作为

置1和置0输入信号的，所以必须把图4.2.14中的4个反相器改成或非门，形成图4.2.15

所示的电路.

CPC?

图4.2.15带异步置位、复位端的CMQS也沿触发器

边沿触发器在图形符号中以CP输入端处的“〉”表示，如下图。

二、维持阻塞触发器

边沿触发器的另一种电路结构形式是维持阻塞结构。在TTL电路中这种电路结构形

式用得比拟多。

图4.2.16是维持阻塞结构RS触发器的电路结构图。这个电路是在同步RS触发

器的根底上演变来的。

S42.16维持阻塞结构的RS触发器4.2.17维持阻塞站构的D触发然

??为了到达触发器的次态仅仅取决于CP上升沿到时的输入状态这个目的，首先在电路中

增加了G5、G6两个与非门和①、②两根连线，使G3和G5形成一个根本RS触发器.G4

和G6形成另一个根本RS触发器。

为防止出现£和片同时为1这种情况，又在电路中增加了③、④两根连线。这两

根线将G3和G4也接成了根本RS触发器，所以即使先后出现£=1、==1的情况，G3

和G4组成的根本RS触发器也不会改变状态.从而保证了在CP=1期间G3和G4的输出不

会改变。

为适应输入信号以单端形式给出的情况，维待阻塞触发器也经常作成单端输入的形式,

如下图4.2.17o图中以D表示数据愉入端。连线②兼有置0维持线和置1阻塞线的功

能。维持阻塞触发器的产品有时也作成多输入瑞的形式，如图4.2.18所示。

(a)Cb)

留4.2.18具有异步置位、复住端和多输入嬲的雎背阻塞D触发器

??

这时各输入端之间是与的逻辑关系，即应以D1・D2代替表中的D。

三、利用传输延迟时间的边沿触发器

另一种边沿触发器的电路结构如图4.2.19所示，它是利用门电路的传输延迟时间

实现边沿触发的。

这个电路包含一个由与或非门G和5组成的根本RS触发器和两个输入控制门乌和5。

而且门GG,的传输延迟时间大于根本RS触发器的翻转时间。

设触发器的初始状态为Q=0、0=1、CP=0时门8、5和G,同时被CP的低电平

封锁。而由于55的输出F、p两端为高电平，门力、夕是翻开的.故根本RS触发器

的状态通过月、"得以保持。

CP变为高电平以后，门B、斤首先解除封锁，根本RS触发器可以通过"继续

保持原状态不变。假设此时输入为J=l、K=o,那么经过门乌、G,的传输延迟时间以后P

=0、9=1,门/、4均不导通，对根本RS触发器的状态没有影响。当CP下降沿到达

时，门6、歹立即被封锁，但由于门5、G,存在传输延迟时间，所以P、尸的电平不会

马上改变。因此，在瞬间出现A、B各有一个输入端为低电平的状态，使Q=l,并经过门4

使©=0。由于③的传输时间足够长，可以保证在P的低电平消失之前C的低电平已反应

到了门A,所以在P点的低电平消失以后触发器获得的1状态仍将保持下去。

经过门5、1的传输延迟时间以后，P和户都变为高电平，但对根本RS触发器的

状态并无影响。同时，CP电平已将门乌、G*封锁，J、K状态即使再发生变化也不会影响

触发器的状态了。

表4,2.7图4.2.19触发器的特性赛

CPJKQ”

XXXXQ'

0000

七no11

11n01

11911

T0100

B'

0110

批42.19利用传扬延迟时何的边通触发器

T1101

1t1n

在对J、K为不同取值时触发器的工作过程逐一分析后，即可得出表4.2.7所示

的特性表。如果将它与表对照一下即可看到，除了对CP信号的要求不同以外，触发器稳

定状态下J、K、。和。Z之间的逻辑关系完全相同。

通过对上述三种边沿触发器工作过程的分析可以看出.它们具有共同的动作特点，这

就是触发器的次态仅取决于CP信号的上升沿或下降沿到达时输入的逻辑状态.而在这以前

或以后，输入信号的变化对触发器输出的状态没有影响。

这一特点有效地提高了触发器的抗干扰能力.因而也提高了电路的工作可靠性

4.3触发器的逻辑功能及其描述方法

a触发器按逻辑功能的分类

b触发器的电路结构和逻辑功能的关系

触发器按逻辑功能的分类

从上一节中可以看到，由于每一种触发器电路的信号输入方式不同（有单端输入的，

也有双端输入的），触发器的状态随输入信号翻转的规那么不同，所以它们的逻辑功能也

不完全一样。

按照逻辑功能的不同特点，通常将时钟控制的触发器分为RS触发器、JK触发器、T触发

器和D触发器等几种类型。

一、RS触发器

一、RS触发器

凡在时钟信号作用下逻辑功能符合表4.3.1特性表所规定的逻辑功能者，叫做RS触

发器。

显然，上一节中讲到的图4.2.4、图4.2.8和图4.2.16电路都属于RS触发器。而

图4.2.1和图4.2,2所示电路不是时钟控制触发器，所以它们不属于这里所定义的RS触

发器。

如果把表4.3.1特性表所受定的逻辑关系写成答辑函数千那么得到

QE=SRQ"+SRQ*+SQ=SR+5RQtt

SR=«（约束条件）

利用约束条件将上式化简，于是得出

QE-S+Q

SR=O（约束条件）

式（4.3.1）称为RS触发器的特性方程。

此外，还可以用图4.3.1所示的状态转换图形象地表示RS触发器的逻辑功能。图中

以两个圆圈分别代表触发器的两个状态，用箭头表示状态转换的方向，同时在箭头的旁边

注明了转换的条件。

这样一来在描述触发器的逻辑功能时就有了特性表，特性方程和状态转换图三种可供

选择的方法。

«4.3.1RS触发器的特性裳

SRQ"Q"+,

000(1S=i

0011

0100

e110

10a1

10i1

110不定

1I不定

1圉4.31RS触发器的状态转换陞

二、JK触发器

凡在时钟信号作用下逻辑功能符合表特性表所规定的逻辑功能者，叫做JK触发器。

表4,3.2JKjW发器的特性火

<7-1

JKQ"Q…

0Q00

0011

0100k/=X

0110

1■01

1011图4.3.2/K触发器的状态转换图

1I01

1110

上一节中讲过的图和图4.2.19所示电路都属于JK触发器。根据表4.3.2可以写出

JK触发器的特性方程，化简后得到

Q"+i=J亍+氤T

JK触发器的状态转换图如图4.3.2所示。

三、T触发器

在某些应用场合下，需要这样一种逻辑功能的触发器，当控制信号T=1时每来一个

CP信号它的状态就翻转一次；而当T=0时，CP信号到达后它的状态保持不变。具备这种

逻辑功能的触发器叫做T触发器。它的特性表如表4.3.3所示。

从特性表写出T触发器的特性方程为

Q-*1=TQ'+TQ"(4.3.3)

它的状态转换图如图4.3.3所示。

事实上只要将JK触发器的两个输入端连在一起作为T端，就可以构成T触发器。正

因为如此，在触发器的定型产品中通常没有专门的T触发器。当T触发器的控制端接至固

定的高电平时(即T恒等于1),那么式(4.3.3)变为

Qflk,=±Q"