微机接口及应用

微机接口及应用微机接口及应用微机接口及应用汇编语言程序主要特性及应用领域主要特性与机器相关性执行的高效率编写程序的复杂性调试的复杂性适用的领域要求执行效率高、反应快的领域，如：操作系统内核，工业控制，实时系统等；系统性能的瓶颈，或频繁被使用子程序或程序段；与硬件资源密切相关的软件开发，如：设备驱动程序等；受存储容量限制的应用领域，如：家用电器的计算机控制功能等；没有适当的高级语言开发环境。不宜使用的领域大型软件的整体开发；没有特殊要求的一般应用系统的开发等。”通过阅读科技书籍，我们能丰富知识，培养逻辑思维能力；微机接口及应用微机接口及应用微机接口及应用汇编语言程序主要特1汇编语言程序主要特性及应用领域

主要特性与机器相关性执行的高效率编写程序的复杂性调试的复杂性

适用的领域要求执行效率高、反应快的领域，如：操作系统内核，工业控制，实时系统等；系统性能的瓶颈，或频繁被使用子程序或程序段；与硬件资源密切相关的软件开发，如：设备驱动程序等；受存储容量限制的应用领域，如：家用电器的计算机控制功能等；没有适当的高级语言开发环境。不宜使用的领域大型软件的整体开发；没有特殊要求的一般应用系统的开发等。汇编语言程序主要特性及应用领域主要特性2可编程接口与应用可编程并输入/输出接口8255A可编程定时器/计数器8253DMA控制器8273A串行通信和串行接口数/模，模/数转换可编程接口与应用可编程并输入/输出接口8255A3第2章8086/8088微处理器第2章8086/8088微处理器4教学重点

寄存器的结构存储器组织逻辑地址到物理地址的变换8086的两种工作模式及其配置教学重点5教学难点

8086CPU在最小模式和最大模式下的引脚功能教学难点62.18086/8088微处理器的结构8086微处理器的一般性能特点：16位的内部结构，16位双向数据信号线；20位地址信号线，可寻址1M字节存储单元；较强的指令系统（133条指令）；利用第16位的地址总线来进行I/O端口寻址，可寻址64K个I/O端口；中断功能强，可处理内部软件中断和外部中断，中断源可达256个；单一的＋5V电源，单相时钟5MHz。8086/8088微处理器是Intel公司推出的第三代CPU芯片。8086/8088CPU具有40个引脚，8086外部数据总线宽度16位，8088的数据总线宽度8位，具有最大和最小两种工作模式。2.18086/8088微处理器的结构8086微处理器的72.1.18086/8088的功能结构8086和8088结构极为相似，都是由两大部构成总线接口单元BIU负责与存储器和I/O接口之间的信息传送由寄存器、指令指针寄存器、指令队列、地址加法器以及总线控制逻辑组成。8086指令队列长度6字节，8088指令队列长度4字节执行单元EU负责指令的执行由算术逻辑单元ALU、通用寄存器、标志寄存器和EU控制电路组成。2.1.18086/8088的功能结构8086和8088结82.1.18086的功能结构2.1.18086的功能结构9执行部件总线接口部件通用寄存器四个专用寄存器SP：堆栈指针，其内容与堆栈段寄存器SS的内容一起，提供堆栈操作地址。BP：基址指针：构成段内偏移地址的一部分.

SI:（SourceIndex）：SI含有源地址意思,产生有效地址或实际地址的偏移量。

DI:（DestinationIndex）：DI含有目的意思,产生有效地址或实际地址的偏移量。算术逻辑单元ALU：主要是加法器。大部分指令的执行由加法器完成。标志寄存器：16位字利用了9位。标志分两类：状态标志（6位）:反映刚刚完成的操作结果情况。控制标志（3位）:在某些指令操作中起控制作用。执行部件总线接口部件通用寄存器四个专用寄存器算术逻辑单元AL1020位地址加法器四个段寄存器：CS、DS、SS、ESCS管理代码段;DS管理数据段SS管理堆栈段;ES管理附加段.16位的指令指针寄存器IP：IP中的内容是下一条指令对现行代码段基地址的偏移量，6字节的指令队列指令队列共六字节，总线接口部件BIU从内存取指令，取来的总是放在指令队列中；执行部件EU从指令队列取指令，并执行。四个段寄存器：CS、DS、SS、ES16位的指令指针寄存器I118088的指令执行过程8088的指令执行过程122.1.28086内部寄存器AHALBHBLCHCLDHDL代码段寄存器数据段寄存器堆栈段寄存器附加段寄存器堆栈指针寄存器基址指针寄存器源变址寄存器目的变址害存器指令指针状态标志AXBXCXDXSPBPDISI控制寄存器通用寄存器段寄存器CSDSSSESIPFLAGS累加器地址寄存器计数器数据寄存器2.1.28086内部寄存器AHALBHBLCHCLDHD132.1.28086内部寄存器数据寄存器4个数据寄存器：累加器AX、基址寄存器BX、计数寄存器CX、数据寄存器DX特点：可分为高8位（AH、BH、CH和DH）和低8位（AL、BL、CL和DL），这两组8位寄存器能分别寻址。这样，可以将数据寄存器当作一个16位寄存器，也可用作两个8位寄存器可以用来存放8位或16位二进制操作数，这些操作数可以是参加操作数、中间结果、操作数地址大多数算术和逻辑运算指令可以使用这些寄存器2.1.28086内部寄存器数据寄存器142.1.28086内部寄存器指针和变址寄存器4个：堆栈指针SP、基址指针BP、源变址寄存器SI、目的变址寄存器DI这4个16位寄存器只能按16位进行存取操作，主要用来形成操作数的地址，用于堆栈操作和变址运算中计算操作数和有效地址SP、BP用于堆栈操作，SP用来确定堆栈在内存中的地址，BP用来存放现行堆栈段的一个数据区的“基址”SI、DI用于变址操作，存放变址地址这4个寄存器也可用作数据寄存器2.1.28086内部寄存器指针和变址寄存器152.1.28086内部寄存器指令指针IP16位专用寄存器，IP指向当前需要取出的指令字节当BIU从内存中取出一个指令字节后，IP自动加1，指向下一个字节IP指向的是指令地址的段内地址偏移量，又称偏移地址或有效地址程序员不能对IP进行存取操作，程序中的转移指令、返回指令以及中断处理能对IP进行操作2.1.28086内部寄存器指令指针IP162.1.28086内部寄存器OF111512DF10IF9TF8SF7ZF65AF43PF21CF0标志寄存器FLAG16位，其中有6个状态位、3个控制位6个状态位：CF、PF、AF、ZF、SF、OF3个控制位：IF、DF、TF2.1.28086内部寄存器OF111512D172.1.28086内部寄存器标志寄存器FLAG（状态位）进位标志CF，反映算术运算后，最高位（字节操作为D7，字操作为D15）出现进位（或借位）的情况，有则为“1”奇偶标志PF，反映操作结果中“1”的个数情况，若为偶数，PF=1辅助进位标志AF，反映一个8位量的低4位向高4位有无进位（或借位）的情况，有则置“1”只判断AL中的结果2.1.28086内部寄存器标志寄存器FLAG（状态位）只182.1.28086内部寄存器标志寄存器FLAG（状态位）零标志ZF，反映运算结果是否为零的情况，结果为零，ZF置为“1”符号标志SF，反映运算结果的符号情况，若结果为负数，SF为“1”。SF的取值与运算结果最高位（字节操作为D7，字操作为D15）一致溢出标记OF，反映带符号数运算结果是否超过机器所能表示的数值范围的情况，对字节运算为-128~+127，对字运算为-32768~+32767。若超过上述范围则称为“溢出”，OF=12.1.28086内部寄存器标志寄存器FLAG（状态位）192.1.28086内部寄存器溢出标志OF和进位标志CF是两个意义不同的标志进位标志表示无符号数运算结果是否超出范围，运算结果仍然正确；溢出标志表示带符号数运算结果是否超出范围，运算结果已经不正确。例2：BBH+6AH＝（1）25H无符号数运算：187＋106＝293

范围外，有进位有符号数运算： －69＋106＝37

范围内，无溢出例1：49H+6DH＝B6H无符号数运算：73＋109＝182

范围内，无进位有符号数运算：73＋109＝182

范围外，有溢出2.1.28086内部寄存器溢出标志OF和进位标志CF是两202.1.28086内部寄存器标志寄存器FLAG（控制位）方向标志DF，在进行字符串操作时，每执行一条串操作指令，对地址要进行一次调整，由DF决定地址是增还是减。若DF=1，则为减量；若DF=0则为增量中断允许标志IF，表示系统是否允许外部的可屏蔽中断。若IF=1，表示允许中断。IF对非屏蔽中断及内部中断请求不起作用跟踪标志TF，当TF=1时，CPU每执行完一条指令，便自动产生一个内部中断，对程序进行逐条检查，常用于程序的调试2.1.28086内部寄存器标志寄存器FLAG（控制位）212.1.28086内部寄存器段寄存器内存中通常存放三种信息：代码（指令）：计算机执行何种操作数据（字符、数值）：程序处理的对象堆栈信息：保存返回地址和中间结果为清晰起见，这三类信息通常分别存放在各自的存贮区域内（存贮系统中的不同存贮段）8086/8088系统中把可直接寻址的1兆字节内存空间分为称作“段”的逻辑区域，每个段的物理长度为64K字节。每个段的起始地址的有关值存放在称为段寄存器的4个16位寄存器中2.1.28086内部寄存器段寄存器222.1.28086内部寄存器段寄存器内存中通常存放三种信息：代码（指令）：计算机执行何种操作数据（字符、数值）：程序处理的对象堆栈信息：保存返回地址和中间结果为清晰起见，这三类信息通常分别存放在各自的存贮区域内（存贮系统中的不同存贮段）8086/8088系统中把可直接寻址的1兆字节内存空间分为称作“段”的逻辑区域，每个段的物理长度为64K字节。每个段的起始地址的有关值存放在称为段寄存器的4个16位寄存器中2.1.28086内部寄存器段寄存器232.1.28086内部寄存器段寄存器4个段寄存器为：代码段寄存器CS，指向当前的代码段，指令由此段取出堆栈段寄存器SS，指向当前的堆栈段，堆栈操作所需的就是该段存贮单元的内容数据段寄存器DS，指向当前数据段，通常用来存放程序变量附加段寄存器ES，指向当前附加段，通常也用来存贮数据2.1.28086内部寄存器段寄存器242.1.38086/8088的存储器组织存储器分段8086CPU寄存器皆为16位，内部ALU只能进行16位运算，因为8086CPU对地址只能进行16位运算，寻址范围仅216＝65536（64K）字节。所以引入“分段”概念，以获得20位地址一个段是存储器的一个逻辑单位，其长度可达64KB，每个段都由连续的存储单元构成，是存储器中独立的可分别寻址的单位每段第一个字节的位置称为“段起始地址”，可由软件指定段起始地址：必须能被16整除（即XXXX0H）几个段可以相互重叠，也可以指向同一个空间2.1.38086/8088的存储器组织存储器分段25存储器组织8086/8088CPU有20条地址线，可以配置1MB的存储器，地址编号为00000H~FFFFFH存储空间按8位字节进行组织，每个存储单元存储一个字节数据，若存放“字”数据（16位），则存放在相邻两个存贮单元之中，高字节存放在高地址单元，低字节存放在低地址单元指令字节数据和字数据可以自由地存放在任何字节地址中2.1.38086/8088的存储器组织存储器组织2.1.38086/8088的存储器组织262.1.38086/8088的存储器组织小结8086CPU有20条地址线最大可寻址空间为220＝1MB物理地址范围从00000H～FFFFFH8086CPU将1MB空间分成许多逻辑段（Segment）每个段最大限制为64KB段地址的低4位为0000B1MB内存最多可分为64K个段，即65536个段(段之间可相互重叠)，至少可分成16个相互不重叠的段这样，一个存储单元除具有一个唯一的物理地址外，还具有多个逻辑地址2.1.38086/8088的存储器组织小结272.1.38086/8088的存储器组织逻辑地址和物理地址在具有地址变换机构的计算机中，有两种存储器地址：逻辑地址（PhysicalAddress）：允许在程序中编排的地址物理地址（PhysicalAddress）：信息在存储器中实际存放地址在8086/8088系统中每个存储单元也都认为有这两类地址2.1.38086/8088的存储器组织逻辑地址和物理地址282.1.38086/8088的存储器组织段基址与段内偏移量8086/8088与存储器之间所有信息交换都要使用20位的物理地址，而程序中所涉及的地址都是16位的逻辑地址，对所给定的任一存储单元而言有两部分逻辑地址：“段基址”：决定该段第一个字节的位置“段内偏移量”：该存储单元相对于该段起始字节的距离段基址存放在段寄存器CS、SS、DS和ES中段内偏移量由SP、BP、SI、DI、IP以及相应寄存器的组合而组成2.1.38086/8088的存储器组织段基址与段内偏移量292.1.38086/8088的存储器组织物理地址和逻辑地址的转换将逻辑地址中的段地址左移4位，加上偏移地址就得到20位物理地址，即：物理地址＝段基址*10H+段内偏移量一个物理地址可以有多个逻辑地址8086/8088CPU中BIU单元的加法器可用来完成物理地址的计算段地址

0000段内偏移+0000物理地址(20位)16位段地址16位段内偏移20位物理地址16位段地址：16位的段内偏移2.1.38086/8088的存储器组织物理地址和逻辑地址302.1.38086/8088的存储器组织段寄存器的使用约定8086/8088对访问不同的内存段所使用的段寄存器和相应的偏移地址的来源有一些具体的约定内存访问类型默认段寄存器可指定段寄存器段内偏移地址来源1取指令CS无IP2堆栈操作SS无SP3源串DSCS、ES、SSSI4目的串ES无DI5BP用作基寻址SSCS、ES、SS按寻址方式计算得到的有效地址6一般数据存取DSCS、ES、SS按寻址方式计算得到的有效地址2.1.38086/8088的存储器组织段寄存器的使用约定312.1.4堆栈的概念堆栈是利用RAM区中某一指定区域(由用户规定)，用来暂存数据或地址的存储区。堆栈段是由段定义语句在内存中定义的一个段，段基址由SS指定。堆栈存取数据的原则是“先进后出”，存取数据的方法是压入(PUSH)和弹出(POP)。堆栈区的栈底是固定的最高地址，其栈顶根据堆栈数据的压入或取出的变化不断改变。栈顶是堆栈区的最低地址，用堆栈指针SP指示。每执行一条PUSH指令，SP＝(SP)－2，向堆栈压入16bit数据。每执行一条POP指令，SP＝(SP)＋2，从堆栈弹出16bit数据。2.1.4堆栈的概念堆栈是利用RAM区中某一指定区域(由用322.28086/8088的引脚功能8086和8088都是16位CPU，具有40条引脚，采用双列直插式封装。为了减少芯片的引线，8086/8088的许多引脚具有双重定义和功能，采用分时复用方式工作，即在不同时刻，这些引线上的信号是不相同的8086/8088的最大和最小两种工作模式可以通过引脚选择引脚分类：地址总线、数据总线、控制总线、其它(时钟与电源)2.28086/8088的引脚功能8086和8088都是1332.28086/8088的引脚功能地址/数据线地址/状态线非屏蔽中断可屏蔽中断请求最小最大模式控制MN/MX=1,最小模式MN/MX=0,最大模式读信号总线保持请求信号总线保持相应信号写信号存储器/IO控制信号M/IO=1,选中存储器M/IO=0,选中IO接口数据发送/接收信号DT/R=1,发送DT/R=0,接收数据允许信号地址允许信号中断响应信号测试信号:执行WAIT指令，CPU处于空转等待;TEST有效时,结束等待状态。准备好信号:表示内存或I/O设备准备好，可以进行数据传输。复位信号2.28086/8088的引脚功能地址/数据线地址/状态线342.28086/8088的引脚功能8086的两种工作方式最小模式（组态）MN/MX接+5V构成小规模的应用系统,只有8086一个微处理器,所有的总线控制信号均为8086产生，系统中的总线控制逻辑电路，减少到最少。最大模式（组态）MN/MX接地。用于大型（中型）8086/8088系统中,系统总是包含有两个或多个微处理器，其中一个主处理器就是8086或8088，其它的处理器称协处理器，协助主处理器工作。需要总线控制器来变换和组合控制信号。2.28086/8088的引脚功能8086的两种工作方式352.28086/8088的引脚功能最小模式下的引脚说明地址/数据总线AD15～AD0(AddressDataBus)地址/数据分时复用信号，双向，三态。在T1状态（地址周期）AD15～AD0上为地址信号的低16位A15～A0；在T2～T3状态（数据周期）AD15～AD0上是数据信号D15～D0。2.28086/8088的引脚功能最小模式下的引脚说明362.28086/8088的引脚功能地址/状态线A19～A16/S6～S3(Address/Status)地址/状态复用信号，三态输出。在总周期的T1状态A19/S6～A16/S3上是地址的高4位。在T2～T4状态，A19/S6～A16/S3上输出状态信息。这些状态信息中，S6恒等于0，S5指示中断允许标志位IF的状态，S4、S3的组合指示CPU当前正在使用的段寄存器，其编码见表2.28086/8088的引脚功能地址/状态线372.28086/8088的引脚功能S4S3当前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DSS4、S3的组合编码2.28086/8088的引脚功能S4S3当前正在使用的段382.28086/8088的引脚功能控制总线（1）BHE/S7(BusHighEnable/Status)数据总线高8位使能和状态复用信号，三态输出。在总线周期T1状态，BHE有效，表示数据线上高8位数据有效。在T2～T4状态BHE/S7输出状态信息S7。S7在8086中未定义。2.28086/8088的引脚功能控制总线392.28086/8088的引脚功能（2）RD(Read)

读信号，三态输出，此引脚输出为低电平时，表示CPU正在对存储或I/O端口进行读操作。（3）WR(Write)写信号，三态输出，此引脚输出为低电平时，表示CPU正在对存储或I/O端口进行写操作。（4）M/IO(Memory/IO)

存储器/IO端口控制信号，三态输出。用来区分当前操作是访问I/O端口还是存储器。M/IO为高电平时，表示当前CPU正在访问存储器，M/IO为低电平时，表示当前CPU正在访问I/O端口。2.28086/8088的引脚功能（2）RD(Read402.28086/8088的引脚功能（5）READY

准备就绪信号。由外部输入，高电平有效，它是由被访问的内存或I/O设备发出的响应信号，当其有效时，表示CPU访问的存储器或I/O端口己准备好传送数据。当READY无效时，要求CPU插入一个或多个等待周期Tw，直到READY信号有效为止。（6）INTR(InterruptRequest)

中断请求信号，由外部输入，电平触发，高电平有效。INTR有效时，表示外部设备向CPU发出中断请求，CPU在每条指令的最后一个时钟周期对INTR进行测试，一旦测试到有中断请求，并且当中断允许标志IF＝1时，则暂停执行下条指令转入中断响应周期。2.28086/8088的引脚功能（5）READY412.28086/8088的引脚功能（7）INTA(InterruptAcknowledge)中断响应信号。向外部输出，低电平有效，表示CPU响应了外部发来的INTR信号。（8）NMI(Non—MaskableInterruptReques不可屏蔽中断请求信号。由外部输入，上升沿触发，正跳沿有效。CPU一旦测试到NMI请求信号，待当前指令执行完就自动从中断入口地址表中找到类型2中断服务程序的入口地址，并转去执行。2.28086/8088的引脚功能（7）INTA(Int422.28086/8088的引脚功能（9）TEST

测试信号。由外部输入，低电平有效。当CPU执行WAIT指令时(WAIT指令是用来使处理器与外部硬件同步)，每隔5个时钟周期对TEST进行一次测试，若测试到该信号无效，则CPU继续执行WAIT指令，即处于空闲等待状态；当CPU测到TEST输入为低电平时，则转而执行WAIT的下一条指令。由此可见，TEST对WAIT指令起到了监视的作用。2.28086/8088的引脚功能（9）TEST432.28086/8088的引脚功能（10）RESET

复位信号。由外部输入，高电平有效。RESET信号至少要保持4个时钟周期，CPU接收到该信号后，停止进行操作，并对标志寄存器(FR)、IP、DS、SS、ES及指令队列清零，而将CS设置为FFFFH。当复位信号变为低电平时，CPU从FFFF0H开始执行程序，由此可见，采用8086CPU计算机系统的启动程序就保持在开始的存储器中。2.28086/8088的引脚功能（10）RESET442.28086/8088的引脚功能（11）ALE(AddressLatchEnable)地址锁存允许信号，三态输出，高电平有效。当它为高电平时，表明CPU地址线上有有效地址，用来作为地址锁存器的锁存控制信号。（12）DEN(DataEnable)数据允许信号，三态输出。该信号低电平有效，表示数据总线上有有效数据。它在每次访问内存或I/O端口以及在中断响应期间有效。它常用作数据总线驱动器的片选信号。2.28086/8088的引脚功能（11）ALE(Addr452.28086/8088的引脚功能（13）

DT/R(DataTransmit/Receive)数据传送方向控制信号，三态输出。在8086系统中，通常采用8286或8287作为数据总线的驱动器，用DT/R信号来控制数据驱动器的数据传送方向。高电平时，CPU向存储器或I/O端口发送数据；低电平时，CPU从存储器或I/O端口接收数据。2.28086/8088的引脚功能（13）

DT/R(D462.28086/8088的引脚功能（14）HOLD(HoldRequest)

总线请求信号。由外部输入，高电平有效器向CPU请求使用总线。（15）HLDA(HoldAcknowledge)共享总线的处理总线请求响应信号。向外部输出，高电平有效。2.28086/8088的引脚功能（14）HOLD(Hol472.28086/8088的引脚功能（16）MN/MX(Minimum/MaximumModeControl)最大最小模式控制信号，输入。MN/MX＝1（＋5V），CPU工作在最小模式。MN/MX＝0（接地），CPU则工作在最大模式。其他

（1）GND

地（2）VCC电源，接＋5V2.28086/8088的引脚功能（16）MN/MX(M482.28086/8088的引脚功能最大模式下的引脚说明当8086CPU工作在最大模式系统时，有8个管脚重新定义。（1）S2、S1、S0（BusCycleStatus，最小模式为M/IO、D/TR、DEN）总线周期状态信号，三态输出，低电平有效。在最大模式下，这三个信号连接到总线控制器8288的输入端，8288对它们进行译码后可以产生系统总线所需要的各种控制信号。三个信号的代码组合以及对应操作如下表：2.28086/8088的引脚功能最大模式下的引脚说明492.28086/8088的引脚功能S2S1S0CPU状态8288命令000中断响应INTA001读I/O端口IORC010写I/O端口IOWCAIOWC011暂停无100取指令MRDC101读存储器MRDC110写存储器MWTCAMWC111无作用无2.28086/8088的引脚功能S2S1S0CPU状态8502.28086/8088的引脚功能（2）RQ/GT0，RQ/GT1(Request／Grant)总线请求/总线响应信号，低电平有效。每一个引脚都具有双向功能，既是总线请求输入也是总线响应输出。当该信号为输入时表示其它主控者向CPU请求使用总线；当为输出时表示CPU对总线请求的响应信号。两条线可同时与两个主控者相连，RQ/GT0优先级高于RQ/GT1。2.28086/8088的引脚功能（2）RQ/GT0，RQ512.28086/8088的引脚功能（3）LOCK封锁信号总线封锁信号，三态输出，低电平有效。该信号有效时，CPU锁定总线，不允许其他的总线控制设备申请使用系统。这个信号由软件设置，当在指令前加上LOCK前缀时，则在执行这条指令期间LOCK保持有效，即在此指令执行期间，CPU封锁其他总线控制设备使用总线。2.28086/8088的引脚功能（3）LOCK封锁522.28086/8088的引脚功能（4）QS1、QS0(InstructionQueueStatus)：指令队列状态输出信号。QS1，QS0组合起来表示前一个时钟周期中指令队列的状态，根据该状态信号，从外部可以跟踪CPU内部的指令队列。QS1、QS0的编码如表：QS1QS0编码含义00无操作01从队列中取第一个字节10队列已空11从队列中取后续字节2.28086/8088的引脚功能（4）QS1、QS0(I532.28086/8088的最小模式和最大模式在8086的最小模式中，硬件连接上有如下几个特点：MN/MX端接+5V，决定了8086工作在最小模式。有一片8234A，作为时钟发生器。有三片8282或74LS373，用来作为地址锁存器。当系统中所连接的存储器和外设比较多时，需要增加系统数据总线的驱动能力，这时，要用两片8286/8287作为总线收发器。最小方式适用于由单微处理器组成的小系统。在这种系统中，8086/8088CPU直接产生所有的总线控制信号，因而省去了总线控制逻辑。2.28086/8088的最小模式和最大模式在8086的最542.28086/8088的最小模式和最大模式8284RDYRESETREADYVcCMN/MX#CLKREADYRESET8086CPU8282OE8286OEA19-A16AD15-AD0ADDRESSADDR./DATAINTRINTRTMEMORYI/OINTERFACEDATABUSADDRRESSBUSRESRDWRINTAHOLDHLDASTBBHEBHECLOCKGENERATCRVcCM/IOALEOR74LS373OR74LS245HOLDHLDADFNDA/R#DATADATA8086在最小模式下的典型配置：控制总线地址总线数据总线2.28086/8088的最小模式和最大模式8284RDY552.28086/8088的最小模式和最大模式时钟发生器8284与8086的连接：PWRGOODDMAWAITRDY/WAIT+5VRESRDY1AEN1F/CASYNCRDY2AEN2OSCPCLKX2X1CLKREADYRESET51051014.31818MHZRESETREADYCLK去系统其他部件80862.28086/8088的最小模式和最大模式时钟发生器82562.28086/8088的最小模式和最大模式地址锁存器8282与8086的连接：2.28086/8088的最小模式和最大模式地址锁存器82572.28086/8088的最小模式和最大模式T=1,发送;T=0,接收地址锁存器8282与8086的连接：2.28086/8088的最小模式和最大模式T=1,发送;582.28086/8088的最小模式和最大模式最大模式配置和最小模式配置有一个主要的差别：最大模式下多了8288总线控制器。这是因为在最大模式系统中一般包含两个或多个处理器，这样就要解决主处理器和协处理器之间的协调工作问题和对总线的共享控制问题。8288总线控制器对CPU发出的控制信号进行变换组合，以得到对存储器和I/O端口的读/写信号和对8282及8286的控制信号。在最大模式系统中，一般还会有中断优先级管理部件，当然，在系统所含的设备较少时，该部件也可省去。而反过来，在最小模式系统中，如果所含的设备较多，也要加上中断优先级管理部件。

2.28086/8088的最小模式和最大模式最大模式配置和592.28086/8088的最小模式和最大模式8086在最大模式下的典型配置：Vcc8284RES#RDYREADYMN/MX#S0#S1#S2#CLKREADYRESET8086CPUBHE#BQ#/GT0#BQ#/GT1#INTRLOCK#A19-A16AD15-AD08288CLKS0#S1#S2#DENDT/R#ALEAMWC#AIOWC#INTA#MRDC#MWTC#IORC#IOWC#8282X3OE#T8286X3OE#DISTBBHE#

ADDRESSADDR./DATABHE#MEMORYI/0INTERFACEADDRSUBDATABUSINTRLOCK#D0控制总线地址总线数据总线2.28086/8088的最小模式和最大模式8086在最大60一、基本概念总线操作：微处理器通过总线来进行取指令、存取操作数等操作 工作时序：指令译码以后按时间顺序产生的确定的控制信号。时钟周期：时钟脉冲信号的一个循环时间叫一个时钟周期，又称为一个“T”状态，是微处理器工作的最小时间单位。指令周期：执行一条指令所需要的时间。总线周期：完成一次对存储器或I/O端口的操作所需要的时间。二、总线操作 总线读操作：取指令，读存储器，读I/O接口 分类 总线写操作：写存储器，写I/O接口 总线请求响应 中断响应 2.48086的总线操作和时序一、基本概念2.48086的总线操作和时序61三、时序分析1、基本的总线周期时序分析T1T2T3T4TiTi

T1T2T3TwTwTwT4TiTi

总线周期总线周期若干个1~2个基本的总线周期由4个T状态组成，记为：T1、T2、T3、T4等待时钟周期Tw，在总线周期的T3和T4之间插入，总线处于等待状态空闲时钟周期Ti，在两个总线周期之间插入，总线处于空闲状态三、时序分析1、基本的总线周期时序分析T1T262 读总线周期 写总线周期AD0~AD15T1T2T3Tw

T4M/IO0~N个CLKA16/S3~A19/S6BHEALERDDT/RDEN地址状态地址数据BHE高为存储器/低为I/O2、最小方式下的读/写总线周期0~N个T1