光纤通信基础知识

5.1.1只读存储器（ROM）

5.1.2静态随机存储器（SRAM）

5.1.3动态随机存储器（DRAM）5.1半导体存储器5.1.1只读存储器（ROM）5.1.2静态随机1半导体存储器随机存储器（RAM）静态RAM（StaticRAM）动态RAM（DynamicRAM）只读存储器(ROM)掩膜ROM（MaskROM）可编程ROM（PROM）可擦可编程ROM（EPROM）半导体存储器的分类

5.1.1只读存储器（ROM）半导体存储器随机存储器静态RAM（StaticRAM）动态2基本结构：地址译码器、存储矩阵、输出缓冲器存储单元：可以存放1位二进制数的单元电路字单元：存储单元的组合，具有唯一的地址

5.1.1只读存储器（ROM）1.掩膜ROM基本结构：地址译码器、存储矩阵、输出缓冲器存储单元：可以存放3（1）地址译码器Y＆BABY=ABVCCRAW0=A1A0

5.1.1只读存储器（ROM）（1）地址译码器Y＆BABY=ABVCCRAW0=A1A04地址译码器真值表

地址译码器的等效电路A1

A0W0W1W2

W3001000010100100010110001地址译码器的函数表达式

5.1.1只读存储器（ROM）地址译码器真值表地址译码器的等效电路A1A0W0W15（2）存储矩阵和输出缓冲电路A1

A0D3D2D1

D0000011010111101001111111交叉点处接有二极管时相当于存1，没接二极管时相当于存0。ROM中存放的数据

5.1.1只读存储器（ROM）（2）存储矩阵和输出缓冲电路A1A0D3D2D16存储矩阵结构2.PROM00101111

熔丝

5.1.1只读存储器（ROM）存储矩阵结构2.PROM00101111熔丝5.1.17（1）UVEPROM（Ultra-violeterasablePROM

）

5.1.1只读存储器（ROM）（2）E2PROM（3）FlashMemory3.EPROM（1）UVEPROM（Ultra-violeterasa8

存储单元的结构（1）UVEPROM（Ultra-violeterasablePROM

）

SIMOS管

浮置栅无电荷，管子导通，相当于存1

浮置栅有电荷，管子截止，相当于存0

5.1.1只读存储器（ROM）存储单元的结构（1）UVEPROM（Ultra-viol9

5.1.1只读存储器（ROM）5.1.1只读存储器（ROM）10（2）E2PROM隧道MOS管

5.1.1只读存储器（ROM）（2）E2PROM隧道MOS管5.1.1只读存储器（11（3）FlashMemory叠栅MOS管

5.1.1只读存储器（ROM）（3）FlashMemory叠栅MOS管5.1.112

5.1.1只读存储器（ROM）类型存储单元相同点写0擦除UVEPROMSIMOS管浮栅中无负电荷，存储在控制栅加高电压紫外线照射E2PROM隧道MOS管单元相当于存1，有负电在控制栅加高电压控制栅接地，漏极加一正电压FlashMemory叠栅MOS管荷相当于存0在控制栅加高电压控制栅接地，源极加一正电压5.1.1只读存储器（ROM）类型存储单元相同点写0擦13（1）地址译码器（2）存储矩阵（3）读写控制电路

5.1.2静态随机存储器1.SRAM的结构和工作原理（1）地址译码器（2）存储矩阵（3）读写控制电路5.14（1）地址译码器缺点：当存储器的存储容量很大时，地址译码器输出的字线将会非常多，译码器的电路结构也变得十分复杂，5.1.2静态随机存储器（1）地址译码器缺点：当存储器的存储容量很大15x0x1行译码器1列译码器031992336332A0A4A3A2A1A5A9A8A7A6Dy0y1y31x311023993D00000111111111100000B=3E0H=9925.1.2静态随机存储器x0x1行译码器1列译16（2）读写控制电路存储矩阵10010当CE=0，OE=0时，进行读操作；当CE=0，WE=0时，进行写操作；010015.1.2静态随机存储器（2）读写控制电路存储矩阵10010当CE=0，OE=0时，172.SRAM静态存储单元VT1、VT2、VT3及VT4构成SR锁存器T5及T6是行选管5.1.2静态随机存储器2.SRAM静态存储单元VT1、VT2、VT3及VT4构183.SRAM的读写时序读时序写时序5.1.2静态随机存储器3.SRAM的读写时序读时序写时序5.1.2静态随机存储器194管动态存储单元单管动态存储单元1.动态存储单元5.1.3动态随机存储器4管动态存储单元单管动态存储单元1.动态存储单元5.1.3202.DRAM的基本结构5.1.3动态随机存储器2.DRAM的基本结构5.1.3动态随机存储器215.1.4存储器容量的扩展1.位扩展5.1.4存储器容量的扩展1.位扩展222.字扩展5.1.4存储器容量的扩展2.字扩展5.1.4存储器容量的扩展23小结在只读存储器（ROM）中，介绍了掩膜ROM、PROM、EPROM等不同类型ROM的工作原理和特点。在随机存储器（RAM）中，介绍了静态随机存储器（SRAM）和动态随机存储器（DRAM）的工作原理和特点。本章的重点和难点：存储器扩展存储容量的方法、用存储器设计组合逻辑电路的概念。小结在只读存储器（ROM）中，介绍了掩245.2.1概述5.2可编程逻辑器件5.2.2简单可编程逻辑器件SPLD5.2.3复杂可编程逻辑器件CPLD5.2.4现场可编程门阵列FPGA5.2.1概述5.2可编程逻辑器件5.2.2简单可251.可编程逻辑器件的分类5.2.1概述1.可编程逻辑器件的分类5.2.1概述26任何组合逻辑电路都可表示为与—或表达式：2.可编程逻辑器件的基本结构任何时序逻辑电路都可组合逻辑电路和触发器组成。5.2.1概述任何组合逻辑电路都可表示为与—或表达式：2.可编程逻辑器件的273.与—或阵列的两种物理实现形式

用实际的与—或电路实现

由查找表（LUT）实现

查找表（LookUpTable）实际上是用静态存储器（SRAM）构成函数发生器。

5.2.1概述3.与—或阵列的两种物理实现形式用实际的与—或电路实现由28【例1】用4变量LUT实现如图5.2-4所示的组合逻辑电路。ABCDFABCDF00000100000001010010001001010000111101110100011001010101101101100111010111111111将真值表的输出0、0、0、1、0、0、0、1、0、0、0、1、1、1、1、1依次存入SRAM中的存储单元.5.2.1概述【例1】用4变量LUT实现如图5.2-4所示的组合逻辑电路。291.可编程只读存储器PROM特点：与阵列固定、或阵列可编程与阵列最小项或阵列最小项的和项5.2.1简单可编程逻辑器件1.可编程只读存储器PROM特点：与阵列固定、或阵列可编程30PLD的逻辑符号特殊表示方法5.2.1简单可编程逻辑器件PLD的逻辑符号特殊表示方法5.2.1简单可编程逻辑器件31例：用PROM实现以下逻辑函数：

对于大多数逻辑函数而言，并不需要使用全部最小项，造成浪费

5.2.1简单可编程逻辑器件例：用PROM实现以下逻辑函数：对于大多数逻32例

用ROM实现一个2位二进制加法器。真值表中的输出值000、001、010、011、001、010、011、100、010、011、100、101、011、100、101和110依次存入ROM的16个字单元即可。5.2.1简单可编程逻辑器件例用ROM实现一个2位二进制加法器。真值表中332.可编程逻辑阵列PLA（ProgrammableLogicArray）特点：与阵列、或阵列均可编程5.2.1简单可编程逻辑器件2.可编程逻辑阵列PLA（ProgrammableLogi34例：用PLA实现逻辑函数5.2.1简单可编程逻辑器件例：用PLA实现逻辑函数5.2.1简单可编程逻辑器件353.可编程阵列逻辑PAL（ProgrammableArrayLogic）

PAL的与阵列可编程，或阵列是固定的。

5.2.1简单可编程逻辑器件3.可编程阵列逻辑PAL（ProgrammableArra36例用PAL实现1位全加器。5.2.1简单可编程逻辑器件例用PAL实现1位全加器。5.2.1简单可编程逻辑器件37带异或门的PAL结构m2m3m7F(A,B,C)F(A,B,C)=105.2.1简单可编程逻辑器件带异或门的PAL结构m2m3m7F(A,B,C)F(A,B,38

当EN为0时，三态缓冲器输出为高阻态，对应的I／O引脚作为输入使用；

当EN为1时，三态缓冲器处于工作状态，对应的I／O引脚作为输出使用。输出端经过一个互补输出的缓冲器反馈到与逻辑阵列上。EN5.2.1简单可编程逻辑器件当EN为0时，三态缓冲器输出为高阻态，对应的39寄存器型输出结构PAL适合于实现计数器、移位寄存器等时序逻辑电路5.2.1简单可编程逻辑器件寄存器型输出结构PAL适合于实现计数器、移位寄存器等时序逻辑40

阵列容量较小，

片内触发器资源不足,不能适用于规模较大的数字电路。

输入、输出控制不够完善，限制了芯片硬件资源的利用率和它与外部电路连接的灵活性。

编程下载必须将芯片插入专用设备，使得编程不够方便，设计人员企盼提供一种更加直捷、不必拔插待编程芯片就可下载的编程技术。存在的问题5.2.1简单可编程逻辑器件阵列容量较小，片内触发器资源不足,不能适用于规模较大41

CPLD是由简单可编程逻辑器件发展起来的,其主体结构仍是与或阵列。

自从90年代初Lattice公司高性能的具有在系统可编程ISP(InSystemProgrammable)功能的CPLD以来，CPLD获得了迅速发展。

Altera公司MAX7000S系列，MAX3000A系列，MAXII系列。5.2.2复杂可编程逻辑器件CPLDCPLD是由简单可编程逻辑器件发展起来的,其42MAX3000A系列CPLD特点基于E2PROM工艺，3.3V供电；支持在系统编程（InSystemProgrammable，ISP）技术；多电压I/O接口，可以与3.3V和5V器件接。特性EPM3032AEPM3064AEPM3128AEPM3256AEPM3512A可用门60012502500500010000宏单元3264128256512逻辑阵列块2481632最多I/O引脚346898161208fCNT（MHz）227.3222.2192.3126.6116.35.2.2复杂可编程逻辑器件CPLDMAX3000A系列CPLD特点基于E2PROM工艺，3.343

CPLD由逻辑阵列块LAB、可编程内连阵列PIA和I/O控制块等几部分构成。5.2.2复杂可编程逻辑器件CPLDCPLD由逻辑阵列块LAB、可编程内连阵列PIA和I/O控44宏单元的结构和原理5.2.2复杂可编程逻辑器件CPLD宏单元的结构和原理5.2.2复杂可编程逻辑器件CPLD45串行数据检测电路CPLD实现5.2.2复杂可编程逻辑器件CPLD串行数据检测电路CPLD实现5.2.2复杂可编程逻辑器件C46通过在可编程连线阵上布线，将不同的LAB相互连接，构成所需逻辑。MAX3000A的专用输入、I/O引脚和宏单元输出都连接到PIA，而PIA把这些信号送到器件内的各个地方。MAX3000A的PIA具有固定延时，从而消除了信号之间的延迟偏移，使时间性能更容易预测。可编程连线阵列PIA

5.2.2复杂可编程逻辑器件CPLD通过在可编程连线阵上布线，将不同的LAB相互连接，47

I/O控制块三态缓冲器5.2.2复杂可编程逻辑器件CPLDI/O控制块三态缓冲器5.2.2复杂可编程逻辑器件CPLD48

多电压（Multivolt）I/O接口VCCINT接3.3V电源当VCCIO接2.5V电源，输出电平与2.5V系统兼容当VCCIO接3.3V电源，输出电平与3.3V系统或5V系统兼容5.2.2复杂可编程逻辑器件CPLD多电压（Multivolt）I/O接口VCCINT接3.3495.2.3现场可编程门阵列FPGA

FPGA是一种高密度的可编程逻辑器件。

主流芯片

Altera公司：Cyclone系列，CycloneII系列，CycloneIII系列5.2.3现场可编程门阵列FPGAFPGA是50

CycloneII系列器件性能对照表特性EP2C5EP2C8EP2C20EP2C35EP2C50EP2C70LEs4608825618752332165052868416M4KRAM块263652105129250总比特数1198081658882396164838405944321152000嵌入式乘法器1318263586150PLLs224444最多I/O引脚1581823154754506225.2.3现场可编程门阵列FPGACycloneII系列器件性能对照表特性EP2C51CycloneII系列FPGA结构5.2.3现场可编程门阵列FPGACycloneII系列FPGA结构5.2.3现场可编程门阵52逻辑单元LE

5.2.3现场可编程门阵列FPGA逻辑单元LE5.2.3现场可编程门阵列FPGA53例：如果要实现一个3线-8线译码器，需要多少个逻辑单元。

3线-8线译码器有3个输入和8个输出，含有8个逻辑表达式。每个逻辑函数表达式需要一个LUT，因此，实现一个3线-8线译码器需要8个LUT。图5.2-31所示的逻辑单元只含有一个LUT，所以，总共需要8个逻辑单元。

如果用门电路实现，3线-8线译码器只需要8个与非门和3个反相器，可见，用基于LUT的FPGA来实现3线-8线译码器代价是很高的。5.2.3现场可编程门阵列FPGA例：如果要实现一个3线-8线译码器，需要多少个逻辑单元。54嵌入式存储器块

嵌入存储器由4Kbit（4096存储位）的M4K存储器块组成M4K存储器块的数据传输率超过250MHz。每个M4KRAM块能够构成不同类型的存储器，包括真双口RAM、简单双口RAM、单口RAM、ROM和FIFO。支持混合宽度模式，端口位宽根据需要可配置成4K×1、2K×2、1K×4、512×8、512×9、256×16、256×18、128×32、128×36等多种尺寸。5.2.3现场可编程门阵列FPGA嵌入式存储器块嵌入存储器由4Kbit（4096存储位）的M55单口RAM简化原理框图

5.2.3现场可编程门阵列FPGA单口RAM简化原理框图5.2.3现场可编程门阵列FPGA56单口RAM

读写时序5.2.3现场可编程门阵列FPGA单口RAM读写时序5.2.3现场可编程门阵列FPGA57可编程I/O单元（I/OElement）5.2.3现场可编程门阵列FPGA可编程I/O单元（I/OElement）5.2.3现场58树立质量法制观念、提高全员质量意识。4月-244月-24Tuesday,April2,2024人生得意须尽欢，莫使金樽空对月。03:35:3903:35:3903:354/2/20243:35:39AM安全象只弓，不拉它就松，要想保安全，常把弓弦绷。4月-2403:35:3903:35Apr-2402-Apr-24加强交通建设管理，确保工程建设质量。03:35:3903:35:3903:35Tuesday,April2,2024安全在于心细，事故出在麻痹。4月-244月-2403:35:3903:35:39April2,2024踏实肯干，努力奋斗。2024年4月2日3:35上午4月-244月-24追求至善凭技术开拓市场，凭管理增创效益，凭服务树立形象。02四月20243:35:39上午03:35:394月-24严格把控质量关，让生产更加有保障。四月243:35上午4月-2403:35April2,2024作业标准记得牢，驾轻就熟除烦恼。2024/4/23:35:3903:35:3902April2024好的事情马上就会到来，一切都是最好的安排。3:35:39上午3:35上午03:35:394月-24一马当先，全员举绩，梅开二度，业绩保底。4月-2