组合逻辑电路分析

关于组合逻辑电路分析已知组合逻辑电路图，确定它们的逻辑功能。（2）对逻辑函数表达式化简组合逻辑电路：逻辑电路在某一时刻的输出状态仅由该时刻电路的输入信号所决定。7.1

组合逻辑电路的分析分析步骤：（1）根据逻辑图，写出逻辑函数表达式（4）由真值表确定逻辑电路的功能（3）根据最简表达式列出真值表第2页,共47页，2024年2月25日，星期天&1例:分析下图逻辑电路的功能。&1&ABYABABABY=ABAB=AB+AB真值表ABY001010100111功能:当A、B取值相同时，输出为1,是同或电路。AB=Y同或门第3页,共47页，2024年2月25日，星期天例:分析下图逻辑电路的功能。Y1=A+B=ABY3=A+B=ABY2=A+BA+B+=(A+B)(A+B)=AB+AB真值表ABY1000010101110Y2Y310010010功能:

当A>B时,Y1=1;

当A<B时,Y3=1;

当A=B时,Y2=1;是一位数字比较器Y1Y2Y311AB>1>1>1第4页,共47页，2024年2月25日，星期天例：图所示是一个密码锁控制电路。开锁条件：

(1)要拨对密码；(2)将开锁开关S闭合。如果以上两个条件都得到满足，开锁信号为1，报警信号为0，锁打开而不报警。否则开锁信号为0，报警信号为1，试分析该电路的密码是多少？&1&1&ACF1BD1+5VRF2开锁信号报警信号F1=1•ABCDF2=1•ABCD第5页,共47页，2024年2月25日，星期天根据给定的逻辑要求，设计出逻辑电路图。设计步骤：（1）根据逻辑要求，定义输入输出逻辑变量，列出真值表7.2

组合逻辑电路的设计（4）画出逻辑图（3）化简逻辑函数表达式（2）由真值表写出逻辑函数表达式第6页,共47页，2024年2月25日，星期天三人表决电路例：设计三人表决电路，用与非门实现。10A+5VBCRY第7页,共47页，2024年2月25日，星期天ABC00011110011275346001110010ABCY00000001101110001111010010111011真值表Y=AB+AC+BC=AB+AC+BC=ABACBC第8页,共47页，2024年2月25日，星期天三人表决电路10A+5VBCRY=ABACBCY&&&&第9页,共47页，2024年2月25日，星期天例：设计一个可控制的门电路，要求：当控制端

E=0时，输出端Y=AB；当E=1时，输出端Y=A+B控制端EABY00000001101110001111010010111011真值表输入输出EAB00011110011275346001110010Y=EB+EA+AB&&&EABY>1第10页,共47页，2024年2月25日，星期天例：设计一个由两处控制一盏照明灯的电路，用与非门实现。~220VABY解：两处开关分别为A、B，为输入量。灯为输出变量Y开关向上为1，向下为0灯亮为1，灯灭为0Y=ABAB真值表ABY001010100111=AB+ABY第11页,共47页，2024年2月25日，星期天例：旅客列车分为特快、直快和慢车，优先顺序为特快、直快和慢车。要求在同一时间只能有一趟列车从车站开出，即只能给出一个开车信号，试设计满足此要求的逻辑电路。解：输入变量：A特快，B直快，C慢车输入变量取值的意义1：申请开出，0：不开出输出变量：YA给特快的信号，YB给直快的信号

YC给慢车的信号输出变量取值的意义1：开出信号，0：不开出信号第12页,共47页，2024年2月25日，星期天ABCYA0000000101110001111010010111011真值表YB1000100YC001000000化简1ABC00011110010000YA111YA=A10ABC00011110010011YB000YB=ABYC=ABC第13页,共47页，2024年2月25日，星期天1&1&ABYA逻辑电路图CYBYCYA=AYC=ABCYB=AB第14页,共47页，2024年2月25日，星期天编码器、译码器、全加器、数据选择器等7.3.1

编码器编码：用数字或符号来表示某一对象或信号的过程称为编码

n位二进制代码可以表示2n个信号8421编码：将十进制的十个数0、1、2…9编成二进制的8421代码7.3

常用数字集成组合逻辑电路第15页,共47页，2024年2月25日，星期天7.3.1

编码器编码器&&&&•••••••••••••••+5VR10DCBA0123456789

0111第16页,共47页，2024年2月25日，星期天数字集成编码器T1147T114716151413121110912345678I4I5

I6

I7

I8

Y2Y1

地

VCCN

Y3I3I2I1I0Y0Y0~Y3：信号输出端以反码形式输出I1I9：信号输入端低电平有效第17页,共47页，2024年2月25日，星期天

译码是编码的反过程，将二进制代码按编码时的原意翻译成有特定意义的输出量。7.3.2译码器1.变量译码器若输入变量的数目为n，则输出端的数目N=2n例如：2线—4线译码器、3线—8线译码器、

4线—16线译码器等。现以3线—8线译码器74LS138为例说明第18页,共47页，2024年2月25日，星期天A2

A0是译码器输入端，Y0

Y7是译码器输出端。Y0

Y7都输出高电平。译码器才正常译码；否则不论A2

A0为何值，SCSBSA为三个使能输入端，只有当它们分别为0、0、1，且低电平有效。12345678

A0A1

A2

SB

SCSAY7

地

VCCY0Y1Y2Y3Y4Y5Y674LS1381615141312111091234567874LS138管脚图第19页,共47页，2024年2月25日，星期天A2A1A0Y0Y2Y5Y4Y1Y3Y6Y774LS138真值表00001110001111010010110101111111101111111101111111

10111111

11011111

11101111

11110111

111110Y0=A2A1A0Y1A2A1A0=Y2=A2A1A0Y7=A2A1A0……SCSASB+1010101010101010

10

1111111111111111第20页,共47页，2024年2月25日，星期天1A0

A2

A2

A2

A111A1A1A0

A0

&Y0=A2A1A0&…...&Y7=A2A1A0Y1A2A1A0=当SA=1、SB=SC=0时，才正常译码。1SASBSCG>1第21页,共47页，2024年2月25日，星期天

任何一个三输入变量的逻辑函数都可以用74LS138和一个与非门来实现。

例：用74LS138实现Y=AB+BC

Y=AB（C+C）+BC（A+A）=ABC+ABC+ABC=ABC+ABC+ABC=ABCABCABC=Y3Y6Y774LS138A0

A2

A1AB

CSASBSC1Y3Y6Y7&Y1.变量译码器Y7=A2A1A0第22页,共47页，2024年2月25日，星期天例：用74LS138构成八路数据分配器。

DY0Y5Y4Y1Y3Y6Y7A2A1A0=010

当SA=1,SB=0,Y2Y2=0如果D=0,即SC=0,正常译码,Y2=1如果D=1,即SC=1,不译码,所以Y2=D74LS138A0

A2

A1SASBSC1Y6Y7DA2

A1A0

Y0Y1…..…..数据输入选择控制端A2A1A0第23页,共47页，2024年2月25日，星期天2.显示器、译码器abfgecd•fg

abedc•+abcdefg•abcdefg+++++•(1)数码显示器：用来显示数字、文字或符号。共阴极接法共阳极接法第24页,共47页，2024年2月25日，星期天74LS24816151413121110912345678A1A2

LT

IB/YBR

IBR

A3A0

地

VCCYfYgYaYbYcYdYeYa~Yg:

译码器输出端，与共阴极半导体数码管中对应字段ag的管脚相连。LT:

灯测试输入端，当它等于零时，数码管显示8A3A0：8421码输入端(2)74LS248七段字形显示译码器IB：灭灯输入端，当它等于零时，数码管各段均熄灭IBR：灭零输入端，只有A3A0均为零且IBR也为零，数码管各段均熄灭。YBR：灭零输出端，当A3A0均为零且IBR也为零，YBR

输出零。它与IB共用一个端。第25页,共47页，2024年2月25日，星期天74LS248七段字形显示译码器的真值表A3A2A1A0

YaYbYcYdYeYfYg

显示字形0000111111000010110000…..1000111111

11001111011

1第26页,共47页，2024年2月25日，星期天A3A2A1A0YaYbYcYdYeYf

YgabcdefgR+5V74LS248数码管A3A2A1A074LS248与数码管的连接第27页,共47页，2024年2月25日，星期天IBRYBRIBRYBRIBRYBRIBRYBRIBRYBRIBRYBR0000001011100000000011100110灭零控制示意图20

7.03A3A2A1A0第28页,共47页，2024年2月25日，星期天7.3.3加法器

两个二进制数相加，称为“半加”，实现半加操作的电路叫做半加器。=1&ABSC

COSCABS=AB+AB=A+BC=AB半加器逻辑图半加器逻辑符号真值表ABC0000101011S0101101.半加器A、B为两个加数C为向高位的进位S为本位和第29页,共47页，2024年2月25日，星期天

被加数、加数以及低位的进位三者相加称为“全加”，实现全加操作的电路叫做全加器。AnBnCn-1Sn00000001101110001111010010111011真值表Cn01111000Sn=AnBnCn-1+

AnBnCn-1+AnBnCn-1

+AnBnCn-1+(AnBn+AnBn)Cn-1=(AnBn+AnBn)Cn-1=SCn-1+S

Cn-1=S+Cn-1S=An+Bn2.全加器Cn-1：来自低位的进位Cn：向高位的进位半加器的和Cn=AnBnCn-1+AnBnCn-1AnBnCn-1+AnBnCn-1第30页,共47页，2024年2月25日，星期天

COCnAnBnCISnCn-1Sn=SCn-1+SCn-1=S

Cn-1全加器逻辑符号由半加器及或门组成的全加器半加器半加器AnBnCn-1CnSnSAnBnSCn-1>1Cn=SCn-1+AnBnS=An+BnCn=SCn-1+AnBn第31页,共47页，2024年2月25日，星期天例：试用74LS183构成两个四位二进制数相加的电路S0S1S2C3A2

B2A1

B12Ci

2S

1Ci

1S2A

2B

2Ci-11A1B1Ci

-174LS1832Ci

2S

1Ci

1S2A

2B

2Ci-11A1B1Ci

-174LS183S3A0

B0A3

B374LS183是加法器集成电路组件，含有两个独立的全加器。第32页,共47页，2024年2月25日，星期天例:用全加器构成五人表决电路Ci

S

iAi

Bi

Ci-1

Ci

SiAi

Bi

Ci-1

Ci

S

iAi

Bi

Ci-1

YABCDE123ABC111000011110001100DE状态Y无须判别无须判别只要有一个1全为0全为1只要有一个0101010A、B、C、D、E为五个输入量；Y为输出量。第33页,共47页，2024年2月25日，星期天1、写出图1电路的逻辑表达式。答案：

组合逻辑电路习题2、写出图2电路的逻辑表达式。图2答案：&&≥1ABY1&&图1ABCDY≥1第34页,共47页，2024年2月25日，星期天3、已知某门电路的输入A、B和输出Y的波形如图3所示。试分析它是哪种门电路，并画出它的逻辑符号。图3答案：≥1ABY或非门逻辑符号ABY4、逻辑电路符号如图4（a），输入波形如图（b）所示。试画出输出Y的波形。图4&ABYC(a)(b)YABC第35页,共47页，2024年2月25日，星期天图5CIC0FiAiBiCi–1Ci5、图5数字单元电路中，当Ai=1，Bi=1及Ci–1=1时，输出Fi和Ci分别是

和

。116、在图中画出实现两个二进制数相加的联线图。当A=01，

B=11时，A=01;则相加结果为

。AiBiCi–1SiCiAiBiCi–1SiCi1000111001第36页,共47页，2024年2月25日，星期天7、应用逻辑代数运算法则化简下列各式：答案：第37页,共47页，2024年2月25日，星期天8、应用逻辑代数运算法则推证下列各式：答案：第38页,共47页，2024年2月25日，星期天9、应用卡诺图化简下列各式：11110001111001ABC答案：（1）将逻辑函数化为最小项表达式画出卡诺图化简，得第39页,共47页，2024年2月25日，星期天9、应用卡诺图化简下列各式：答案：（2）把逻辑函数式化简，得000111100001ABCD1110111111直接写入卡诺图第一项占最下行四个小方格；第二项占最左列中间两个小方格；第三项占第三行中间两个小方格；第四项占一个小方格；111第40页,共47页，2024年2月25日，星期天10、化简答案：并用CT74LS20双4输入与非门组成电路。

要用CT74LS20双4输入与非门组成电路，须将上式变换为与非逻辑式。第41页,共47页，2024年2月25日，星期天10、化简答案：并用CT74LS20双4输入与非门组成电路。

用CT74LS20双4输入与非门组成电路的联线图。1763&ADYC&141389101112+5V254第42页,共47页，2024年2月25日，星期天