第二章 8086系统教材

通过本章的学习，应该掌握以下内容：8086/8088微处理器的结构及指令执行的操作过程8086/8088微处理器的寄存器组织、存储器组织、I/O组织、堆栈8086/8088在最小模式下引脚功能8086/8088微处理器在最小模式下的典型配置8086的操作时序1、8086CPU的内部结构2、8086的存储器组织和I/O组织3、8086CPU的引脚及功能4、8086在最小模式下的典型配置5、8086的操作及总线时序6、8088CPU第二章8086/8088系统结构

28086/8088微处理器8086：Intel系列的16位微处理器，16条数据线、20条地址线，可寻址地址范围220=1MB，8086工作时，只要一个5V电源和一个时钟，时钟频率为5MHz

。8088：内部与8086兼容，也是一个16位微处理器，只是外部数据总线为8位，所以称为准16位微处理器。它具有包括乘法和除法的16位运算指令，所以能处理16位数据，还能处理8位数据。8088有20根地址线，所以可寻址的地址空间达1M字节。2.18086CPU的内部结构AHALBHBLCHCLDHDL

SP

BP

DI

SI通用寄存器暂存寄存器ALU标志执行部分控制电路123456

CS

DS

SS

ES

IP内部寄存器总线控制逻辑地址加法器队列总线20位16位8位指令队列寄存器外总线执行部件EU总线接口部件BIU8086CPU结构框图内部16位ALU数据总线段寄存器1、总线接口部件(BIU)功能：完成与存储器或I/O设备之间的数据传输。（1）、从程序存储器取指令送到指令队列。（2）、CPU执行指令时，到指定的位置取操作数，并将其送至要求的位置单元中。总线接口部件的组成：（1）、四个段地址寄存器

CS，16位代码段寄存器；

DS，16位数据段寄存器；

ES，16位附加段寄存器；

SS，16位堆栈段寄存器。（2）、16位指令指针寄存器IP（PC）。（3）、20位的地址加法器。（4）、六字节的指令队列寄存器。说明：（1）、指令队列寄存器：在执行指令的同时，将取下一条指令，并放入指令队列寄存器中。CPU执行完一条指令后，可以指令下一条指令（流水线技术）。提高CPU效率。（2）、地址加法器：产生20位地址。CPU内无论是段地址寄存器还是偏移量都是16位的，通过地址加法器产生20位地址。2、执行部件(EU)作用：（1）、从指令队列中取出指令。（2）、对指令进行译码，发出相应的控制信号。（3）、进行算术和逻辑运算。（4）、当指令要求访问存储器或I/O接口时，向BIU发出请求，由BIU完成相应的操作。执行部件的组成：（1）、四个通用寄存器AX、BX、CX、DX。

四个通用寄存器都是16位或作两个8位来使用。（2）、专用寄存器SP------堆栈指针寄存器BP------基址指针寄存器DI-------目的变址寄存器SI-------源变址寄存器（3）、算术逻辑单元ALU

完成8位或者16位二进制算术和逻辑运算，计算偏移量。（4）、暂存寄存器协助ALU完成运算，暂存参加运算的数据。（5）、执行部件EU的控制电路从总线接口的指令队列取出指令操作码，通过译码电路分析，发出相应的控制命令，控制ALU数据流向。3、8086/8088CPU执行程序的操作过程（1）、20位地址的形成，并将此地址送至程序存储器指定单元，从该单元取出指令字节，依次放入指令队列中。（2）、每当8086的指令队列中有2个空字节，8088指令队列中有1个空字节时，总线接口部件就会自动取指令至队列中。（3）、执行部件从总线接口的指令队列首取出指令代码，执行该指令。（4）、当队列已满，执行部件又不使用总线时，总线接口部件进入空闲状态。（5）、执行转移指令、调用指令、返回指令时，先清空队列内容，再将要执行的指令放入队列中。4、寄存器组（1）、通用寄存器组16位寄存器AX、BX、CX、DX：暂存算术或逻辑运算的操作数和中间结果、地址。8位寄存器低字节AL、BL、CL、DL;高字节AH、BH、CH、DH：存储8位数据。特殊用法：累加器、基址寄存器、计数寄存器、数据寄存器（2）、指针和变址寄存器组堆栈指针寄存器SP在堆栈操作中存放存储单元（栈顶）的偏移地址。基址指针寄存器BP常用来存放访问内存时的偏移地址，与SS配合使用。源变址寄存器SI、目的变址寄存器DI在字符串操作中用于存放源操作数和目的操作数的偏移地址。说明：存放数据，地址。常用于存放存储单元的偏移地址。（3）、段寄存器组代码段寄存器CS

数据段寄存器DS堆栈段寄存器SS

附加段寄存器ES存放存储单元的段基址。（4）、指令指针寄存器IP总是指向下一条要执行指令在现行代码段中的偏移地址，用来控制指令序列的执行流程。每取一条指令，BIU自动修改，即IP自动增量。8086程序不能直接访问IP，用户也不可随意改变其值，只有通过转移类指令、调用及返回类指令指针才能修改其值。在用DEBUG程序时还可通过调试命令修改其值。（5）、标志寄存器FLAG/PSW/FR16位寄存器，其中有7位未用。状态标志：反映CPU执行所得结果的某些特征，这些特征将用来影响后续指令的执行。控制标志：用来控制CPU的某些操作。D15D0

OFDFIFTFSFZFAFPFCF进借位标志奇偶标志辅助进借位标志零标志符号标志单步中断中断允许方向标志溢出标志1-有进、借位0-无进、借位1-低8位有偶数个10-低8位有奇数个11-低4位向高4位有进、借位0-低4位向高4位无进、借位1-结果为00-结果不为01-运算结果超出允许范围字节、字010100111001010010001000100000011101110000010101CF=0

PF=0ZF=0SF=1OF=0AF=0DC15H-23EBH例：已知AX=5394H，BX=-777FH，计算两数相加的结果，并判断6个状态标志。2.28086存储器组织和I/O组织1、存储器的分段8086有20根地址线，可访问1MB的存储器地址空间，但内部寄存器都是16位的，无法用寄存器直接对1MB的内存空间进行寻址。8086把1MB的存储空间分成许多逻辑段，每个逻辑段的长度≤64KB，段内地址连续，段与段之间相互独立。每个逻辑段的起始位置必须能被16整除，即起始地址为XXXX0H。通常把该起始地址的高16位称为该逻辑段的段基址。逻辑段之间的关系逻辑段的位置不受约束，段与段之间可以首尾相连，完全分离、部分重叠或完全重叠。8086CPU中有四段寄存器：CS，DS，SS和ES，这四个段寄存器存放了CPU当前可以寻址的四个段的基址，也即可以从这四个段寄存器规定的逻辑段中存取指令代码和数据。一旦这四个段寄存器的内容被设定，就规定了CPU当前可寻址的段。代码段CS：存放程序代码；数据DS、ES：存放数据和运算结果；堆栈段SS：用来传递参数，保存数据和状态信息。CS0000IP代码段DS或ES0000SI、DI或BXSS0000SP或BP数据段堆栈段存储器段寄存器和偏移地址寄存器组合关系存储器分段的好处（1）使指令系统中的大部分指令仅涉及16位偏移地址，减少了指令长度，提高了程序的执行速度。（2）为程序在内存中的浮动分配创造了条件。由于程序可以浮动地装配在内存任何一个区域。这使得多道程序和多任务程序能充分使用现有的存储器容量。2、物理地址和逻辑地址8086系统中的每个存储单元在1M内存空间中的位置可以用2个形式的地址来表示。物理地址（实际地址、绝对地址）和逻辑地址。物理地址：是用唯一的20位二进制数所表示的地址，规定了1M字节存储体中某个具体单元的地址。CPU与存储器之间进行信息交换都需要提供的地址，范围00000H—FFFFFH。逻辑地址：分段概念引入，在程序编写时采用，不唯一。由两部分组成：段基址和偏移地址，其表示方式为：段基址：偏移地址段基址逻辑段起始地址的高16位。偏移地址逻辑段内某存储单元相对于段起始地址的偏移量。3、物理地址和逻辑地址之间的关系物理地址=段基址*16+偏移地址例1：某单元逻辑地址为6000：0100H，其物理地址为60100H。例2：某单元逻辑地址为6010：0000H，其物理地址为60100H。说明：物理地址唯一，逻辑地址不唯一。8086/8088CPU中有一个地址加法器，它将段寄存器提供的段地址自动乘以10H即左移4位，然后与16位的偏移地址相加，并锁存在物理地址锁存器中。段基址：CS、DS、ES、SS。偏移地址：IP、DI、SI、BP、SP等。段寄存器值偏移量+物理地址16位4位16位20位存储器物理地址的计算方法物理地址的形成当CPU访问存储器时，将根据程序中给出的逻辑地址在BIU的地址物理地址加法器中形成存储器的20位物理地址。4、逻辑地址的来源由于访问存储器的操作类型不同，BIU所使用的逻辑地址来源也不同。操作类型默认段地址替换段地址偏移地址来源取指令CSIP堆栈操作SSSPBP作基址寻址SSCS、DS、ES按寻址方式计算得到一般数据存取DSCS、SS、ES按寻址方式计算得到源字符串DSCS、ES、SSSI目的字符串ESDI5、8086存储器的分体结构由于访问存储器的操作类型不同，BIU所使用的逻辑地址来源也不同。（1）存储体512KB×8（位）奇地址存储体（A0=1）512KB×8（位）偶地址存储体（A0=0）15870000000000200004FFFFE000010000300005FFFFF（2）存储体与总线的连接数据总线DB15-DB8数据总线DB7-DB0D7-D0奇地址存储体SELA19-A1D7-D0偶地址存储体SELA19-A1地址总线A19-A0A0BHE（3）存储体小结A0=0，BHE=0时，奇偶地址存储体分别与低8、高8位数据总线相连，访问奇偶存储体，读写一个字。A0=1，BHE=0时，奇地址存储体分别与高8位数据总线相连，访问奇存储体，从奇地址读写一个字节。c.A0=0，BHE=1时，偶地址存储体分别与低8位数据总线相连，访问偶存储体，从偶地址读写一个字节。d.A0=1，BHE=1时，无效（4）存储单元、存储内容的表示形式表示形式（01000H）=34H8086/8088中的1MB的存储空间是按字节编址的，但在实际操作中操作数却可能是字节型、字型、双字型。字节型数据可以置于偶地址、可以置于奇地址。（01000H）=34Hb.字型数据在存储器中按相邻的2个字节存放，存入时以数据低字节在低地址，高字节在高地址的次序存放。且字单元的地址以低位地址表示。（00100H）=1234H34H12H00100H00101H一个字可以从偶地址开始存放，也可以从奇地址存放。c.双字在存储器中按相邻4个字节连续存放，存入时数据低位在低地址存放，高位在高地址存放，双字单元的地址以低位地址表示。（001000H）=56781234H34H12H78H56H00100H00101H00102H00103H（5）对准字、非对准字8086的读写规则：8086CPU访问存储器是以字为单位，并且总是从偶地址开始。在字节操作时，16位中仅有8位是有用的，其余8位被忽略。

一个总线周期b.

对从偶地址单元开始存放的字，16位全有用。

一个总线周期c.对从奇地址单元开始存放的字操作时，就必须对2个连续的偶地址单元用2个存储器访问周期完成，丢掉不需要的一半，然后再做字节变换才能得到所需要的信息。

2个总线周期先读奇地址单元的数据，偶地址单元8位被忽略。再读偶地址单元的数据，奇地址单元8位被忽略。对准字：从偶地址单元开始存储的字。非对准字：从奇地址单元开始存储的字。对准存放：从偶地址单元开始存放字数据的存放形式。非对准存放：从奇地址单元开始存放字数据的存放形式。

6、8086输入输出组织（1）概述8086系统和外部设备都是一通过I/O接口电路来联系的，每个I/O接口电路都有一个或几个端口。通常每个端口对应着该接口电路内部的一个或多个寄存器，分别存储不同的信息。微机系统为每个端口分配了一个端口地址，即端口地址。（2）寻址8086CPU用AB的低16位作为8位I/O端口的寻址线，允许访问65536个8位的I/O端口。2个地址相邻的8位端口可组合成一个16位端口。用16位AB对I/O端口寻址，故I/O端口地址是不分段的。

当I/O端口与CPU进行数据传送时，8位的I/O端口即可连接数据总线的高8位（此I/O端口地址均为奇地址），亦可连接数据总线的低8位（此I/O端口地址均为偶地址）。（3）相关指令指令系统中有访问8位、16为端口的输入输出指令。CPU在执行访问I/O端口的指令IN/OUT，从硬件上会产生有效的RD/WR信号，同时使M/IO信号处于低电平，通过外部逻辑电路的组合产生对I/O端口的读信号或写信号。6、堆栈堆栈主要用于暂存数据和在过程调用或处理中断时暂存断点信息。（1）堆栈的概念堆栈是在存储器中开辟的一片数据存储区，这片存储区的一端固定，另一端活动，且只允许数据从活动端进出。采用“先进后出”的规则

。段基址：SS栈顶偏移地址：SP，指向栈顶单元，或栈顶上的一个空单元。堆栈操作时，SP的变化由CPU自动管理。堆栈组织堆栈指示器SP，他总是指向堆栈的栈顶堆栈的伸展方向既可以从大地址向小地址，也可以从小地址向大地址。8086/8088的堆栈的伸展方向是从大地址向小地址。

（2）堆栈的工作方式先进后出、后进先出的原则堆栈操作以字单位进行操作。堆栈中的数据以低字节在偶地址单元、高字节在奇地址单元，保证访问一次堆栈就能压入/弹出一个字。压栈操作SPSP-2，SP-1高字节，SP

低字节弹栈操作SP低字节，SP+1高字节，SP

SP+2例；3322H、1100H、6655H压入堆栈，栈顶指针的变化，堆栈中的内容变化，栈顶变化？弹栈？2.3

8086CPU引脚及功能根据所连的存储器和外设规模的不同，使它们可以在两种模式下工作：

系统的最小模式：只有一8086/8088CPU。系统的最大模式：有两个或两个以上的CPU，一个为主CPU8086/8088，另一个为协CPU8087/8089。指令周期：执行一条指令所需要的时间。总线周期（机器周期）：CPU通过总线与存储器或I/O接口进行一次数据传输所需的时间。T状态（时钟周期）：CPU处理动作的最小单位。T1T2T3TWT4总线周期01020304050607080910111213141516171819204039383736353433323130292827262524232221GNDAD14/A14AD13/A13AD12/A12AD11/A11AD10/A10AD9/A9AD8/A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCC（5V）AD15/A15A16/S3A17/S4A18/S5A19/S6/BHE/S7

HIGH（SSO）MN//MX/RDHOLD（/RQ//GT0）HLDA（/RQ//GT1）/WR（/LOCK）M//IO（/S2）DT//R（/S1）/DEN（/S0）ALE（QS0）/INTA（QS1）/TESTREADYRESET8086/808840引脚的DIP封装1、地址/数据总线AD15-AD0：地址/数据复用引脚，双向，三态。地址/数据总线复用，分时工作。T1，传送地址，三态输出T2-T4，传送数据，三态双向输入输出中断响应及系统总线保持响应周期，处于高阻状态？地址数据总线复用，如何分开2、地址/状态总线A19/S6-A16/S3A19/S6-A16/S3：地址/状态总线复用引脚，输出，三态。T1时刻，提供地址的高4位，访问存储器时，提供高4位地址A19-A16；访问I/O端口时，保持0。总线保持期间：高阻T2-T4时刻，输出CPU的工作状态信息。S6：指示CPU当前是否与系统总线相连，S6=0（除T1外），表示8086/8088当前与总线相连。S5：表明中断允许标志当前的设置。S5=0，禁止一切可屏蔽中断源的中断请求；S5=1，允许一切可屏蔽中断源的中断申请。S4、S3组合：指出当前使用段寄存器的情况。

S4、S3组合所对应的段寄存器情况

S4S3段寄存器

00当前正在使用ES01当前正在使用SS10当前正在使用CS11当前正在使用DS3、控制总线(1)、MN//MX：工作模式选择信号，输入。1（+5V），表示CPU工作于最小模式；0（地），表示CPU工作在于最大模式。(2)、ALE：地址锁存允许信号，输出，高电平有效。背景：为了使地址信息在整个总线周期中都有效，必须设置地址锁存器对20位地址进行锁存。ALE作为地址锁存器的片选信号，用来锁存地址信号A15-A0，分时使用AD15-AD0地址/数据总线。373AD0-7T1时刻，ALE有效，表明当前在地址/数据复用总线上输出的是地址信息，并将其锁存到地址锁存器中AB和DB分时复用，ALE端不能浮空。ALEDB0-7AB0-7（3）BHE/S7：高8位数据总线允许/状态复用引脚。T1状态，输出BHE信号，表示高8位数据线D15-D8上的数据有效。T2-T4状态，输出S7状态信号，无效。BHE、A0组合共同控制连接在总线上的存储器或端口与CPU进行数据传输的格式：BHEA0总线使用情况

00从偶地址单元开始，在16位数据总线上进行字传送

01从奇地址单元开始，在高8位数据总线上进行字节传送

10从偶地址单元开始，在低8位数据总线上进行字节传送

11无效（4）M//IO：存储器或IO端口访问信号，三态输出。1，表示CPU正在访问存储器；0，表示CPU正在访问IO端口。（5）RD：读信号，三态输出，低电平有效。0，表示CPU将要执行M或I/O端口的读操作。（6）WR：写信号，三态输出，低电平有效。0，表示CPU将要执行M或I/O端口的写操作。M/IORDIORDM/IOWRIOWR（7）READY：准备就绪信号，输入，高电平有效。由所访问的M、I/O发来的响应信号，READY=1，表示CPU访问的存储器或IO端口已准备就绪，马上就可进行一次数据传输。若CPU在总线周期T3状态检测到READY=0，表示未准备好，CPU自动插入一个或多个等待状态TW，直到READY=1为止。（8）DEN：数据允许信号，三态输出，低电平有效。作为数据总线上收发器8286的选通信号。（9）DT/R：数据发送/接收控制信号，三态输出。此信号控制数据总线上的收发器8286的数据传送方向。

1，发送数据--写操作0，接收数据--读操作（10）INTR：可屏蔽中断请求信号，输入，高电平有效。当INTR=1，表示外设向CPU发出中断请求，CPU在当前指令周期的最后一个T状态去采样该信号，若此时，IF=1，CPU响应中断，执行中断服务程序。（11）INTA：中断响应信号，输出，低电平有效。是CPU响应对外设发来的中断申请信号INTR作出的响应。（12）NMI：不可屏蔽中断请求信号，输入，上升沿触发。该请求信号不受IF状态的影响，也不能用软件屏蔽，一旦该信号有效，则执行完当前指令后立即响应中断。（13）TEST：测试信号，输入，低电平有效。当CPU执行WAIT指令时，每隔5个时钟周期对TEST进行一次测试，若TEST=1，继续等待，直到TEST=0。（14）HOLD：总线请求信号，输入，高电平有效。当系统中CPU之外的另一个控制器要求使用总线时，通过它向CPU发一高电平的请求信号。（15）HLDA：总线请求响应信号，输出，高电平有效。当HLDA有效时，表示CPU对其它控制器的总线请求作出响应，与此同时，所有与三总线相接的CPU的线脚呈现高阻抗状态，从而让出总线。（16）RESET：复位信号，输入，高电平有效。RESET信号至少要保持4个时钟周期。复位时：标志寄存器、IP、DS、SS、ES为0，CS=FFFFH，复位后CPU从FFFF0H处开始执行。（17）CLK：主时钟信号，输入。为CPU和总线控制逻辑提供定时手段。占空比33%4、电源线和地线8086/8088采用单+5V，1、20引脚为地线。5、最大模式下的有关引脚（1）QS1、QS2：指令队列状态信号，输出。

QS1QS2含义

00无操作

01从指令队列中取走第一个字节

10队列已空

11指令队列中取走后续字节（2）、S2、S1、S0：总线周期状态信号，三态输出。

S2、S1、S0状态信号的编码

S2S1S0操作过程产生信号

000发中断响应信号/INTA001读I/O端口IORC010写I/O端口IOWC011暂停无

100取指令/MRDC101读存储器/MRDC110写存储器/AMWC111无作用无（3）RQ/GT0、RQ/GT1：总线请求信号（输入）/总线请求允许信号（输出），双向，低电平有效。（4）LOCK：总线封锁信号，三态输出，低电平有效。LOCK=0，CPU不允许其它控制器占用总线。2.48086在最小模式下的典型配置1、地址锁存器373、8282把地址和数据、地址状态信号分开2、总线驱动器8286增加总线的驱动能力3、时钟发生器提供时钟信号，并对复位信号、准备就绪信号进行同步4、CPU828282828282828682868284ARDYRSTX1X2CLKREADYRESETDENDT/ROETOETAD0-AD7ALEAD8-AD15A16/S6-A19/S3BHE/S7M/IOWRRDHDLAHOLDINTAINTRMN/MX+5VSTBSTBSTB地BHEA16-A19A8-A15A0-A7D0-D7D8-D15数据总线地址总线控制总线8086CPU2.58086的操作及总线时序在微机系统中，CPU是在时钟信号CLK控制下，按节拍有序地执行指令序列。从取指令开始，经过分析指令、对操作数寻址，然后执行指令、保存操作结果，这个过程称为指令执行周期。

指令周期：执行一条指令所需要的时间。总线周期（机器周期）：CPU通过总线与存储器或I/O接口进行一次数据传输所需的时间。T状态（时钟周期）：CPU处理动作的最小单位。T1T2T3TWT4总线周期8086的操作包括：（1）系统复位和启动操作（2）总线操作（3）暂停操作（4）中断操作（5）最小模式下的总线保持与响应操作（6）最大模式下的总线请求/允许操作1、系统复位产生：RESET端上的高电平维持4个时钟周期，可使CPU复位。CPU复位：PSW、DS、ES、SS、IP等寄存器，指令队列被清零。CS寄存器设置为FFFFH。注：由于复位后，IF=0，处关中断状态，所以在初始化程序中应开中断，使CPU可响应中断请求。当RESET由高电平变低电平7个机器周期后，CPU开始从FFFF0处执行程序。8086的复位时序：CLKRESET输入RESET内部三态门浮空8086CPU复位后总线信号：AD15-AD0：A19/S6-A16/S3：/BHE/S7：S2、S1、S0：/LOCK、/RD、/INTA：ALE、HLDA、QS0、QS1：/RQ/GT0：/RQ/GT1：高阻状态低电平高电平2、总线操作：与存储器、外设交换数据总线读操作：CPU从存储器或外设读取数据。总线写操作：CPU将数据写入存储器或外设。（1）存储器读周期总线周期包括：T1、T2、T3、（TW）、T4机器周期。T1周期M//IO信号：从存储器读还是从I/O设备中读数据；AD15-AD0、A19/S7-A16/S3：确定20位地址；/BHE：选择奇地址存储体选择。ALE：地址锁存信号，以使地址/数据线分开。T2状态A19/S6-A16/S3：出现S6-S3状态信号。决定段寄存器、IF状态、8086CPU是否连在总线上。AD15-AD0：高阻状态。/RD：由高电平变为低电平，开始进行读操作。/DEN：变低电平，启动收发器8286，做好接收数据的准备。T3状态若存储器或I/O端口已做好发送数据准备，则在T3状态期间将数据放到数据总线上，在T3结束时，CPU从AD15-AD0上读取数据。TW状态在T3状态，存储器或外设没有准备好数据，不能在T3状态将数据放到总线上，使READY=0，则CPU在T3和T4之间插入一个或几个TW状态，直到数据准备好READY=1为止。TW状态时总线的动作与T3时相同。T4状态CPU对数据总线进行采样，读出数据。CPU从存储器或I/O设备读数据的时序如下页所示：CLKT1T2T3、TWT4M//IOA19/S6-A16/S3A19-A16/BHE/S7/BHES7-S3ALEREADYAD15-AD0地址输出数据输出/RDDT//R/DENCPU从存储器或I/O端口读取数据的时序（2）存储器写周期T1状态M//IO信号：对存储器写还是对I/O设备中写数据；AD15-AD0、A19/S7-A16/S3：确定20位地址；/BHE：选择奇地址存储体选择。ALE：地址锁存信号，以使地址/数据线分开。DT//R：为高电平，指示收发器8286发送数据，写操作。T2状态A19/S6-A16/S3：出现S6-S3状态信号。决定段寄存器、IF状态、8086CPU不否连在总线上。AD15-AD0：发出16位数据。/WR：由高电平变为低电平，开始进行写操作。/DEN：变低电平，启动收发器8268，做好发送数据的准备。T3状态若存储器或I/O端口已做好接收数据准备，则在T3状态期间将数据放到数据总线上，在T3结束时，CPU将AD15-AD0上数据写入到存储器或I/O设备中。TW状态在T3状态，存储器或外设没有准备好接收数据，使READY=0，则CPU在T3和T4之间插入一个或几个TW状态，直到设备准备好READY=1为止。T4状态在T4状态，数据从数据总线上被撤除，各种控制信号和状态信号进入无效状态，CPU完成了对存储器或I/O设备的写操作。空闲周期8086只有在CPU于存储器或外设要传送指令或操作时，才能执行如上所述的总线周期，若CPU不执行总线周期，则总线接口执行空转操作。CPU往存储器或I/O设备写数据的时序如下页所示：CLKT1T2T3、TWT4M//IOA19/S6-A16/S3A19-A16/BHE/S7/BHES7-S3ALEREADYAD15-AD0地址输出数据输出/WRDT//R/DENCPU往存储器或I/O端口写数据的时序3、暂停操作当CPU执行暂停指令时，就停止一切操作，进入暂停状态。当发生中断或对系统进行复位时，退出暂停操作。在暂停状态下，CPU可接收总线保持请求信号，当收回总线控制权后，CPU仍将回到暂停状态。4、中断操作中断响应周期：从CPU中止现行程序转中断服务程序这一过程。中断响应周期要用两个总线周期。第一个响应周期：使AD15-AD0、/BHE/S7、A