10位80Msps四路并行流水线ADC的设计的综述报告_第1页
10位80Msps四路并行流水线ADC的设计的综述报告_第2页
10位80Msps四路并行流水线ADC的设计的综述报告_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

10位80Msps四路并行流水线ADC的设计的综述报告综述报告：10位80Msps四路并行流水线ADC的设计随着通信、医疗、工业等领域对高速高精度采集的需求不断增大，高速ADC的应用也越来越广泛。在设计高速ADC时，需要考虑的因素较多，如分辨率、信噪比、动态范围、失真等等。本文主要介绍一种10位80Msps四路并行流水线ADC的设计。1、架构该ADC采用四路并行结构，每路采样频率为20MHz，可以通过外部IO直接并联工作。ADC的整体架构采用流水线结构，通过拆分多级工序实现高速并行采集。具体来说，采样信号分别进入第一级采样保持电路，经过采样保持后转入比较器进行比较，然后将比较器的输出和延迟单元的产生时序信号一同送入编码器，最终输出数字信号。由于采用四路并行结构，所以四路采样每个时钟周期都需要进行一次。2、采样保持电路采样保持电路用于实现ADC对输入信号的采样和保持。在设计采样保持电路时，需要考虑采样窗口的开关速度和保持电容的选型。由于采样电容充电需要一定时间，因此开关速度需要非常快，且需要防止拍动噪声的影响。保持电容的选型一般要满足采样保持时间的需求，且需要具备低漏电特性，以确保电容电荷的稳定性。3、比较器比较器用于将采样信号转化为数字电平，是ADC中重要的组成部分之一。快速响应时间和低失真是比较器的主要指标，因此在选择比较器时需要考虑转换速率、输入电平、电源电压等因素。4、延迟单元采样信号的延迟单元用于保证信号采样和编码器时序的一致性。由于数字电路中晶体管阈值电压、温度等因素的影响，会产生时序误差，因此需要通过第二级延迟单元来进行补偿。5、编码器编码器用于将比较器输出的模拟信号转化为数字信号，采用二进制编码方式。在设计编码器时，需要考虑时钟提取、误码率、编码器集成功耗等因素。6、时钟高速ADC中时钟的稳定性和精确性非常重要，直接影响ADC的精度和失真。该ADC采用的是片上锁相环电路（PLL）生成的时钟，具有高精度和低抖动的优势。7、仿真结果通过Matlab和Hspice进行仿真，可以得到该ADC的一些基本性能指标。例如，采样频率为20MHz，SNDR约为54dB，ENOB为9.46位，SFDR为72dBc，DNL为0.6LSB，INL为0.8LSB，这些指标都符合10位80MspsADC的性能要求。8、结论综上所述，该10位80Msps四路并行流水线ADC具有高速、高分辨率、低失真等优点，适用于工业、医疗、通信等领域的高速数据

人人文库> 全部分类> 毕业设计 > 开题报告

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论