数字系统设计与应用技术样本

课程名称：数字系统设计及PLD应用技术课程代码：10783实践环节：10784Ⅰ.课程性质与设立目和规定课程性质、地位和任务数字系统设计与PLD应用技术是高等教诲自学考试电子信息工程专业（独立本科段）考试筹划中一门重要专业课。随着电子信息技术迅猛发展，当代电子产品设计技术发生了革命变化，国外已广泛采用了电子设计自动化（EDA）技术。运用EDA技术，电子系统工程师可迅速以便地实现数字系统集成。为了适应电子信息技术发展潮流和国际竞争对人材需要，在本科生中进行EDA技术教学已成为当务之急。本课程任务是：通过课堂教学和学生实际课程设计实验锻炼，使学生掌握数字系统与PLD应用有关基本知识，掌握当代数字系统设计思想和办法，并具备动手设计简朴电子系统能力。让学生使用EDA技术，完毕数字电路及系统自动化设计。通过本课程学习，规定学生可以掌握EDA工具软件用法和硬件描述语言（VerilogHDL）编程办法。掌握EDA工具软件编辑、编译、综合、仿真、编程下载和硬件验证等基本操作，掌握硬件描述语言语法规则和描述方式，能用硬件描述语言完毕数字电路惯用组合逻辑和时序逻辑道路设计，并初步具备数字系统设计能力。二、本课程基本规定1．熟悉EDA设计流程。2．熟悉EDA工具软件用法，掌握EDA技术原理图输入设计法，掌握用原理图输入法实现多层次系统电路设计。3．熟悉VerilogHDL设计模块基本构造，熟悉VerilogHDL语言规则，熟悉用VerilogHDL实现各种类型数字电路及系统设计办法。4．理解可编程逻辑器件分类、构造及特性，理解可编程逻辑器件编程办法。5．熟悉EDA技术应用，掌握数字电路惯用组合逻辑和时序逻辑道路设计，并初步具备数字系统设计能力。通过本课程学习，目是使学生从功能电路设计转向系统设计，由老式通用集成电路应用转向可编程逻辑器件应用，从硬件设计转向硬件软件高度渗入设计，从而拓宽数字技术知识面和设计能力。课程基本规定是掌握数字设计基本办法，算法设计办法，VHDL语言基本概念、语法特性和应用，以及PLD原理、构成及应用。三、本课程与有关课程联系本课程先修课程为电路分析基本、C语言程序设计、数字逻辑电路等信息与通信类专业基本课。Ⅱ.课程内容与考核目的试卷中对不同能力层次试题比例大体是：“识记”为10%、“理解”为30%、“应用”为60%。第一章EDA技术概述一、课程内容1、EDA技术及其发展2、Top-down设计3、数字设计流程4、惯用EDA软件工具5、EDA技术发展趋势二、学习目与规定本章简介是EDA技术发展，规定掌握数字设计流程及惯用EDA软件工具。三、考核知识点与考核规定1、EDA技术及其发展，规定达到“识记”层次。2、Top-down设计，规定达到“识记”层次。3、数字设计流程，规定达到“理解”层次。4、惯用EDA软件工具，规定达到“识记”层次。5、EDA技术发展趋势，规定达到“识记”层次。FPGA/CPLD器件一、课程内容1、PLD器件概述2、PLD基本原理与构造3、CPLD原理与构造4、FPGA/CPLD编程与配备5、FPGA/CPLD器件概述6、FPGA/CPLD发展趋势二、学习目与规定本章简介是PLD器件概述，规定掌握PLD原理与构造。三、考核知识点与考核规定1、PLD器件概述，规定达到“识记”层次。2、PLD基本原理与构造，规定达到“识记”层次。3、低密度PLD原理与构造，规定达到“识记”层次。4、CPLD原理与构造，规定达到“理解”层次。5、FPGA原理与构造，规定达到“识记”层次。6、FPGA/CPLD编程元件，规定达到“识记”层次。7、边界扫描测试技术，规定达到“识记”层次。8、FPGA/CPLD编程与配备，规定达到“识记”层次。9、FPGA/CPLD器件概述，规定达到“识记”层次。10、FPGA/CPLD发展趋势，规定达到“识记”层次。第三章QuartusII集成开发工具一、课程内容1、基于QuartusII进行EDA设计开发流程2、QuartusII原理图设计3、QuartusII时序分析4、编译和仿真5、计数器74161设计举例二、学习目与规定基于QuartusII进行EDA设计开发流程以及QuartusII原理图设计、时序分析、编译和仿真等，计数器74161设计举例。三、考核知识点与考核规定1、基于QuartusII进行EDA设计开发流程，规定达到“理解”层次。2、QuartusII原理图设计办法，规定达到“应用”层次。3、基于QuartusII，用74283（4位二进制全加器）设计实现一种8位全加器，并进行综合和仿真，查看综合成果和仿真成果，规定达到“应用”层次。4、QuartusII优化设立办法，规定达到“识记”层次。5、QuartusII时序分析，规定达到“识记”层次。6、基于宏功能模块设计，规定达到“识记”层次。7、锁相环模块，规定达到“识记”层次。Verilog设计初步一、课程内容1、Verilog简介2、Verilog模块构造3、Verilog基本组合电路设计4、Verilog基本时序电路设计二、学习目与规定通过本章学习，对的掌握Verilog语言基本概念、语法特性，规定应用Verilog语言来描述各种实际电路。规定掌握基于Verilog语言组合逻辑电路设计和时序逻辑电路设计。三、考核知识点与考核规定1、Verilog语言特点，规定达到“识记”层次。2、Verilog模块构造，规定达到“理解”层次。3、Verilog基本组合电路设计办法，规定达到“应用”层次。例：三人表决电路Verilog描述4、Verilog基本时序电路设计办法，规定达到“应用”层次。第五章Verilog语法与要素一、课程内容1、Verilog语言要素2、常量3、数据类型4、参数5、向量6、运算符二、学习目与规定本章简介是Verilog语法与要素，规定掌握Verilog语言里常量、数据类型等各种参数。三、考核知识点与考核规定1、Verilog语言要素，规定达到“识记”层次。2、常量，规定达到“理解”层次。3、数据类型，规定达到“识记”层次。4、参数，规定达到“识记”层次。5、向量，规定达到“识记”层次。6、运算符，规定达到“理解”层次。第六章Verilog行为语句一、课程内容1、过程语句2、块语句3、赋值语句4、条件语句5、循环语句6、编译批示语句7、任务与函数8、顺序执行与并发执行二、学习目与规定本章简介是Verilog行为，规定掌握Verilog语言里各种不同语句用法。三、考核知识点与考核规定1、过程语句（initial、always），其中initial规定达到“识记”层次。always规定达到“理解”层次。2、块语句（begin-end、fork-join），其中begin-end规定达到“理解”层次。fork-join规定达到“识记”层次。3、赋值语句（assign、=、<=），规定达到“理解”层次。4、条件语句（if-else、case、casez、casex），规定达到“理解”层次。5、循环语句（for、forever、repeat、while），规定达到“理解”层次。6、编译批示语句（`define、`include、`ifdef、`else、`endif），规定达到“识记”层次。7、任务（task）与函数（function），规定达到“识记”层次。8、顺序执行与并发执行，其中并发执行l规定达到“识记”层次。顺序执行规定达到“理解”层次。9、顺序执行例子，规定达到“应用”层次。第七章Verilog设计层次与风格一、课程内容1、构造（Structural）描述2、行为（Behavioural）描述3、基本组合电路设计4、基本时序电路设计二、学习目与规定通过本章学习，规定掌握Verilog语言设计几种惯用描述办法，并可以编写基本组合逻辑电路设计程序和时序逻辑电路设计程序。三、考核知识点与考核规定1、Verilog设计层次，规定达到“识记”层次。2、构造（Structural）描述，规定达到“识记”层次。3、行为描述特点，规定达到“识记”层次。4、门元件调用，规定达到“理解”层次。5、行为描述应用，规定达到“应用”层次。例：行为描述1位全加器6、数据流描述特点，规定达到“识记”层次。例：数据流描述1位全加器，规定达到“应用”层次。第八章Verilog设计进阶一、课程内容1、加法器设计2、乘法器3、数字跑表4、实用多功能数字钟二、学习目与规定通过本章学习，规定可以运用Verilog语言设计几种惯用数字系统，为此后系统设计打下一种良好基本。三、考核知识点与考核规定1、加法器设计，规定达到“应用”层次。2、乘法器，规定达到“理解”层次。3、数字跑表，规定达到“应用”层次。4、设计一种可预置16进制计数器，规定达到“应用”层次。5、实用多功能数字钟，规定达到“应用”层次。实践环节类型课程实验二、考核目与规定

通过上机及使用EDA实验开发系统，加深对课程内容理解，增长感性结识，提高VerilogHDL软件设计、编写及程序调试能力。

规定所编程序能对的运营，并提交实验报告。实验报告基本规定为：

1、需求分析：陈述程序设计任务，强调实验要做什么，明确规定：

（1）输入形式；

（2）输出形式；

（3）程序所能达到功能；

（4）测试：涉及对的输入和仿真输出成果以及实验系统输出成果。2、概要设计：阐明所用到开发工具、实验系统、层次设计关系。3、详细设计：提交带注释VHDL语言程序或以原理图输入电路图。4、调试分析：（1）调试过程中所遇到问题及解决办法；

（2）经验与体会；

（3）程序所能达到功能；

（4）测试成果：答应设计输入所实现成果。三、实验大纲实验总时数为16学时。《数字系统设计与PLD应用技术》课程实验实验一QuartusII工具软件用法内容：1、QuartusII输入设计法编辑、编译、仿真和编程下载操作过程。 2、EDA实验仪用法。实验二原理图设计实验内容：1、用原理图输入法设计设计一位全加器电路，并完毕相应编辑、编译、仿真和编程下载操作。2、用设计好一位全加器电路，设计4位加法器电路，掌握用原理图输入法实现数字系统层次化设计。实验三VerilogHDL编程实验（1）内容：1、用VerilogHDL设计编码器（CT74138）和优先编码器电路。2、完毕编码器设计编辑、编译、仿真和编程下载操作。实验四VerilogHDL编程实验（2）用VerilogHDL设计计数器（CT74161和CT74160）电路。完毕计数器设计编辑、编译、仿真和编程下载操作。实验五VerilogHDL编程实验（3）用VerilogHDL设计分频器电路。完毕分频器设计编辑、编译、仿真和编程下载操作。实验六系统实验（1）内容：1、完毕计时器系统电路设计。2、完毕计时器系统电路编辑、编译、仿真和编程下载操作。实验七系统实验（2）内容：1、按键加法减法电路设计。2、完毕按键计数电路编辑、编译、仿真和编程下载操作。实验八系统实验（3）内容：1、电子日历设计。2、完毕电子日历电路编辑、编译、仿真和编程下载操作。Ⅲ.关于阐明与实行规定一、关于课程内容与考核目的中有关提法阐明本课程考核目的共分为三个能力层次：识记、理解和应用，她们之间是递进级别关系，后者必要建立在前者基本上。其详细含义为：识记：能懂得关于名词、概念、知识含义，并能对的结识和表述，是最低层次规定。理解：在识记基本上，能全面把握基本概念、基本原理、基本办法，能掌握关于概念、原理、办法区别与联系，是较高层次规定。应用：在理解基本上，能运用基本概念、基本原理、基本办法分析和解决关于理论问题和实际问题。“应用”普通分为“简朴应用”和“综合应用”，其中“简朴应用”指在理解基本上能用学过一两个知识点分析和解决简朴问题；“综合应用”指在简朴应用基本上能用学过各种知识点综合分析和解决比较复杂问题，是最高层次规定。二、教材《数字系统设计与VerilogHDL》第四版，王金明主编，电子工业出版社出版，。三、学习指引办法自学能力培养是至关重要，如果能掌握良好自学办法，将起到事半功倍效果。为了有助于自学，以便能更好掌握这样课程，但愿同窗们在自学过程中注意如下几点：1、学生自学时，应先仔细阅读本大纲，明确大纲规定课程内容和考试目的及所列各章中考核知识点和考核规定，以便突出重点，有放矢地掌握课程内容。2、在理解考试大纲内容基本上，依照考核知识点和考核规定，认真阅读教材，把握各章节详细内容，吃透每个知识点，对基本概念和基本原理必要深刻理解，对基本办法牢固掌握，并融会贯通，在头脑中形成完整内容体系。3、在自学各章节内容时，可以在理解基本上加以记忆，切勿死记硬背；同步在对某些知识内容进行理解把握时，联系实际问题思考，从而达到深层次结识水平。4、为了提高自学效果，应结合自学内容，尽量多看某些例题和动手做某些练习。在指定教材中，每张中均提供了例题，这些例题多为实际应用例子，具备代表性，考生应在自学过程中仔细阅读，从而协助理解概念和应用知识；此外，在各章末均附有丰富习题，动手做练习是达到理解、记忆、应知应会好办法。四、课程学分本课程总共五个学分，其中含实验一学分。五、对社会助学规定熟知考试大纲对课程提出总规定和各章知识点。掌握各知识点规定达到能力层次，并深刻理解对各知识点考核目的。辅导时，应以考试大纲为根据，制定教材为基本，不要随意增删内容，以免与大纲脱节。辅导时，应对学习办法进行指引。倡导“认真阅读教材，刻苦钻研教材，积极争取协助，依托自己学通”办法。辅导时，要注意突出重点，对学生提出问题，不要有问即答，要积极启发引导。注意相应考者能力培养，特别是对自学能力培养，要引导学生逐渐学会独立学习，在自学过程中善于提出问题，分析问题，做出判断，解决问题。要使学生理解试题难易与能力层次高低两者不完全是一回事，在各个能力层次中会存在不同难度试题