第3章 组合逻辑电路

第三章组合逻辑电路

数字电子技术基础第一节组合逻辑电路的分析和设计方法

数字电路又称为逻辑电路，逻辑电路可以分为组合逻辑电路和时序逻辑电路两大类。若数字电路的任一时刻的稳态输出只取决于该时刻的输入信号的组合，而与输入信号作用前的电路原来的状态无关，则该数字电路称为组合逻辑电路。一、组合逻辑电路的分析方法

所谓组合逻辑电路的分析，就是对给定的组合逻辑电路进行逻辑分析以确定其功能。

组合逻辑电路分析的一般步骤是：

1．根据逻辑图，从输入到输出，逐级写逻辑表达式，直至写出输出端的逻辑函数表达式。

2．将输出端的逻辑函数表达式转换成较简的与或表达式。

3．根据输出的与或表达式列真值表。

4．根据真值表，分析电路的逻辑功能。例3-1

分析如图所示组合逻辑电路。

解：1）逐级写逻辑表达式

2）转换成较简的与或表达式

3）列出真值表4）分析逻辑功能。由真值表可归纳出：在输入A、B、C中，１的个数小于2个时，输出Y为1，否则为0。

二、门电路逻辑符号的等效变换分析组合逻辑电路的逻辑功能时，有些组合逻辑电路中含有输入端画有小圈的门电路，这种表示方法与在门的输出端画有小圈一样，都表示逻辑非。例如在Ａ输入端画有小圈，表示逻辑门内部得到的信号实际上是。等效电路之间的变换规律是：将输入与输出均变反，并将与门变为或门或将或门变为与门。或非门的等效变换a）原逻辑图b）等效逻辑图

等效电路之间的变换规律是：将输入与输出均变反，并将与门变为或门或将或门变为与门。与非门的等效变换

等效电路之间的变换规律是：将输入与输出均变反，并将与门变为或门或将或门变为与门。图a为CD4002的逻辑图，可变换为图b所示的等效逻辑图。

CD4002的逻辑图

三、组合逻辑电路的设计方法

组合逻辑电路的设计，就是根据逻辑功能的要求，设计出具体的组合电路。一般设计方法分四个步骤进行：

1．首先对命题要求的逻辑功能进行分析，确定哪些是输入变量，哪些是输出变量以及它们之间的相互关系；然后对它们进行逻辑赋值，即确定什么情况下为逻辑1，什么情况下为逻辑0。这一步骤是设计组合逻辑电路的关键。

2．根据逻辑功能列出真值表。如果状态赋值不同，得到的真值表也不一样。

3．根据真值表写出相应的逻辑表达式并进行化简，然后转换成命题所要求的逻辑函数表达式。

4．画逻辑图。根据逻辑函数表达式，画出相应的逻辑电路图。

例:试设计一个三变量多数表决组合逻辑电路并用与非门实现，即三个变量A、B、C中，有二个或三个表示同意，则表决才能通过，否则不通过。

解：1）分析命题。设输入变量为A、B、C，输出变量用Y表示，然后对逻辑变量进行赋值：A、B、C同意用1表示，不同意用0表示；逻辑函数Y=1表示表决通过，Y=0表示表决不通过。

2）根据题意列真值表

3）根据真值表写出相应的逻辑表达式并进行化简和变换。根据真值表可得

4）画出函数的逻辑图第二节集成组合逻辑电路

组合逻辑电路的品种很多，常见的有编码器、译码器、数据选择器、数据分配器、数字比较器、加法器等。由于这些电路应用很广泛，因此，有专用的中规模集成器件（MSI）。采用MSI实现逻辑函数不仅可以缩小体积，而且可以大大提高电路的可靠性，使设计更为简单。一、编码器在数字系统中，常常需要把某种具有特定意义的输入信号（例如数字、字符或某种控制信号等），编成相应的若干位二进制代码来处理，这一过程称为编码。能够实现编码的电路称为编码器。

1.二进制编码器

在编码器的设计中，当同时有两个以上的数字信号输入时，为使编码器输出不产生混乱，一般都把编码器设计成优先编码器。CD4532是一种标准型CMOS集成优先编码器。8线-3线优先编码器CD4532逻辑框图

采用CD4532不仅可以进行8线-3线编码，而且可以扩展使用。用两片CD4532组成的16线-4线编码器

000000000101010010000111011010

0

74HC148是一种高速CMOS类型的8位优先编码器。

74HC148的输入和输出都是低电平有效，即低电平表示有信号，高电平表示无信号，输出的二进制码是其反码形式。

2.10线-4线8421BCD码优先编码器

10线-4线8421BCD码优先编码器有10个输入端，每一个对应于一个十进制数（0

9），通过该编码器在其输出端得到相应的BCD码。为防止输出产生混乱，该编码器通常都设计成优先编码器。10线-4线编码器可用于键盘编码等。10线-4线编码器CD40147逻辑框图11.二进制译码器

3线-8线译码器74HC138。

二、译码器及显示电路

译码是编码的逆过程，能实现译码功能的电路称为译码器。译码器按用途大致分为三大类：二进制译码器、二-十进制译码器和显示译码器。74HC138构成的4线-16线译码器2.二-十进制译码器二-十进制译码器就是能把某种二-十进制代码（即BCD码）变换为相应的十进制数码的组合逻辑电路，也称为4线-10线译码器，也就是把代表四位二-十进制代码的四个输入信号变换成对应十进制数的十个输出信号。74HC42是一种4线-10线译码器，真值表如下表所示。

3.显示译码器在数字测量仪表和各种数字系统中，常常需要用显示译码器将二-十进制代码译成十进制数，并驱动数字显示器显示数码。

1）LED数码管多个半导体发光二极管（LED）可以封装成半导体数码管（也称LED数码管）。半导体数码管内部有两种接法，即共阳极接法和共阴极接法。共阴极半导体七段数码管BS201共阳极LED数码管BS204

各段笔划的组合能显示出十进制数0～9及某些英文字母。半导体数码管的优点是工作电压低（1.7～1.9Ｖ）、体积小、可靠性高、寿命长、响应速度快、颜色丰富、亮度高等，缺点是耗电比液晶数码管大，工作电流一般为几毫安至几十毫安。2）液晶显示器和驱动电路利用液晶可以制成分段式数码显示器（又称为LCD数码管，LiquidCrystalDisplay），其结构如下图所示。液晶显示器是一种被动式显示器件，液晶本身并不发光，而是借助自然光或外来光源显示数码。液晶显示器的优点是工作电流小（1μＡ左右），功耗低，工作电压低，结构简单，体积小，成本低等，缺点是显示不够清晰，视角小，响应速度慢，不耐振动，不耐高温和严寒。如需要主动发光的液晶数码管，可采用带有背光板的液晶数码管（背光板有等离子发光板等类型），可在夜间清晰地看到所显示的内容。液晶显示器不宜用直流驱动，因为直流电场会使液晶发生电化学分解反应，缩短工作寿命，因而宜采用交流驱动，要求驱动电压的直流分量必须小于100mV。

液晶数字显示器的交流驱动电路一般采用异或门组成的移相电路，其原理图和交流驱动波形如下图所示。

3）七段显示译码器

74HC48BCD共阴七段译码/驱动器

74HC48应用于高电平驱动的共阴极显示器。当输入信号为0000～1001时，分别显示0～9数字信号:

当输入1010～1110时，显示稳定的非数字信号；当输入为1111时，七个显示段全暗。

辅助功能：

和配合使用，可消去混合小数的前零和无用的尾零。例如一个七位数显示器，可将006.0400显示成6.04，电路如下图所示。

对于共阴接法的数码管，还可以采用74HC248、CD4511等七段锁存译码驱动器。对于液晶显示器，可采用CD4055、CD4056等专用集成电路。其中74HC248的功能和74HC48相同，只是对于数字6和9，分别显示的是和。在为半导体数码管选择译码驱动电路时，还需要根据半导体数码管工作电流的要求，来选择适当的限流电阻。CD4511译码驱动电路

三、数据选择器

能够实现从多路数据输入端中选择一路进行传输的电路称为数据选择器，又称多路选择器。数据选择器是组合逻辑电路中最重要的组件之一，它可作为一个基础单元去实现各种逻辑功能。

1.数据选择器的功能及工作原理

选择输入信号又称地址控制信号或地址输入信号。如果有两个地址输入信号和四个数据输入信号，就称为四选一数据选择器，如果有三个地址输入信号，八个数据输入信号，就称为八选一数据选择器，或者八路数据选择器。

数据选择器和模拟开关的本质区别在于前者只能传输数字信号，而后者还可以传输模拟信号。

数据选择器原理框图

2.八路数据选择器

3.数据选择器的应用

数据选择器构成的无触点切换电路，用于切换四种频率的输入信号。

四、数据分配器

数据分配器能根据地址信号将一路输入数据按需要分配给某一个对应的输出端，它的操作过程是数据选择器的逆过程。它有一个数据输入端，多个数据输出端和相应的地址控制端（或称地址输入端），其功能相当于一个波段开关。厂家并不生产专门的数据分配器，数据分配器实际上是译码器（分段显示译码器除外）的一种特殊应用。译码器的输入端作为地址输入端，其输出端则作为数据分配器的输出端。右图是由译码器74HC138所构成的八路数据分配器的逻辑框图。数据分配器原理框图

74HC138所构成的八路数据分配器的逻辑框图

五、数值比较器在数字系统中，经常需要对两组二进制数或二－十进制数进行比较，能实现这一功能的电路称为数值比较器。

1.一位二进制数值比较器一位二进制数值比较器逻辑图

（二）多位数值比较器

对于多位数码的比较，应先比较最高位。如果Ａ数最高位大于Ｂ数最高位，则不论其它各位情况如何，定有Ａ＞Ｂ；如果Ａ数最高位小于Ｂ数最高位，则Ａ＜Ｂ；如果Ａ数最高位等于Ｂ数最高位，再比较次高位，依次类推。多位数值比较器的种类很多，下面介绍四位数值比较器74HC85。

3.数值比较器的典型应用

利用四位数值比较器组成四位并行比较器。用两片74HC85构成的8位数值比较器

图示电路是一个由74HC85构成的报警电路，其功能是将输入的BCD码与设定的BCD码进行比较，当输入值大于设定值时报警。

六、加法器

1．半加器能够完成两个一位二进制数A和B相加的组合逻辑电路成为半加器。A和B分别表示加数和被加数，S表示半加和，C表示进位。半加器的逻辑图和逻辑符号2．全加器全加是指两个多位二进制数相加时，某一位的被加数和加数以及来自相邻低位的进位数三者相加，其结果得到本位和及向相邻高位的进位数。这种实现全加运算的电路叫全加器。

全