DSP原理及应用-总复习

DSP原理及应用机械工业出版社数字信号处理器1.2DSP系统1.3数字信号处理概述1.1第一章绪论数字信号处理理论〔DigitalSignalProcessing〕频谱分析、数字滤波器设计、自适应信号处理、信号压缩、信号建模……数字信号处理器(DigitalSignalProcessor)专门针对数字信号的数学运算需要而设计开发的一类集成电路芯片数字信号处理概述1.1、DSP芯片的主要结构特点〔1〕哈佛结构〔2〕专用的硬件乘法器〔3〕流水线操作〔4〕特殊的DSP指令〔5〕快速的指令周期数字信号处理器1.2中央处理器的体系架构可以分为：

冯•诺依曼结构和哈佛结构

。冯·诺依曼结构也称普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。由于取指令和存取数据要从同一个存储空间存取，经由同一总线传输，因而它们无法重叠执行，只有一个完成后再进行下一个。

哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。可以减轻程序运行时的访存瓶颈。指令流的定时关系四级流水线操作时钟指令n-1取指译码取操作数执行指令n取指译码取操作数执行流水线操作：执行指令的几个阶段在程序执行过程中是重叠的，即几条不同的指令同时处于激活状态，每条指令处于不同的阶段。

、DSP芯片的开展美国AMI公司在1978年发布第一个单片DSP芯片；美国德州仪器公司〔TexasInstruments，简称TI〕的DSP芯片包含三大系列：TMS320C2000系列、TMS320C5000系列、TMS320C6000系列。、DSP芯片的分类及主要技术指标根据DSP芯片根底特性分类：静态DSP芯片、一致性的DSP芯片根据DSP芯片数据格式分类：定点DSP芯片、浮点DSP芯片根据DSP芯片用途分类：通用型DSP芯片、专用型DSP芯片根据DSP芯片处理数据位数分类：16位DSP芯片、32位DSP芯片1.2.5DSP芯片的选择运算速度：指令周期、MIPS、FFT执行时间……价格：性能与价格相关，考虑系统本钱。片内硬件资源：片内包含的外设模块，有助于提高系统可靠性，降低本钱，加快产品研发速度。开发工具：包括硬件仿真器、软件开发环境及相关技术资料。功耗：以嵌入式、小型化和便携式为产品开展方向。1.3.1DSP系统的构成DSP系统1.3数字信号处理与模拟信号处理方式的比较模拟信号处理数字信号处理修改设计的灵活性修改硬件设计，或调整硬件参数改变软件设置精度元器件精度A/D的位数和计算机字长，算法可靠性和可重复性受环境温度、湿度、噪声、电磁场等的干扰和影响大不受这些因素的影响大规模集成尽管已有一些模拟集成电路，但品种较少、集成度不高、价格较高DSP器件体积小、功能强、功耗小、一致性好、使用方便、性能/价格比高实时性除开电路引入的延时外，处理是实时的由计算机的处理速度决定高频信号的处理可以处理包括微波毫米波乃至光波信号按照奈准则的要求，受S/H、A/D和处理速度的限制1.3.2DSP系统的设计过程外部引脚及功能2.2‘28x的基本结构和特性2.1第二章绪论存储器及其扩展接口2.5‘28x的中央处理器2.4内部总线结构2.3‘28x的基本结构和特性2.1‘28xDSP内

部

结

构TMS320F2812芯片的封装方式有两大类：179引脚的GHH球形网格阵列BGA封装〔BallGridArray〕；176引脚的LQFP封装〔Low-profileQuad〕。外部引脚及功能2.2所有输入引脚的电平均与TTL兼容，但输入不能够承受5V电压；所有输出引脚均为3.3VCMOS电平。上拉电流/下拉电流均为100μA；所有输出引脚的输出缓冲器驱动能力典型值是4mA。

内部总线结构2.3任意时刻同时发生的两种操作不能使用同一条总线，因此，程序空间不能同时执行读写操作。注意：DSP外部总线：即DSP芯片与外扩存储器的总线接口，包括19根地址线和16根数据线。

上述数据总线和地址总线均为DSP芯片内部总线，不是用于访问外扩存储器的总线。DSP内部总线分为：地址总线和数据总线TMS320F28xDSP处理器有两个独立的存储空间，即片内存储器和外部存储器，存储器的各个区块都统一映射到程序空间和数据空间，并且划分为如下几局部:1〕程序/数据存储器:SARAM、ROM、Flash2〕CPU的中断向量：保存了64个地址作为CPU的32个中断向量；3〕保存区：某些地址被保存作为CPU的仿真存放器使用。存储器及其扩展接口2.5内部存储空间包括：外部接口分为5个区域：

XINTF区域0、1、2、6和7。当片内存储资源部够时，

外部存储器可以通过外部接口XINTF来扩展

XINTF接口信号XD(15:0)——16位外部数据总线；XA(18:0)——19位外部地址总线；片选信号——

、、

——外部存储器写有效选通信号；

——外部存储器读有效选通信号；XR/——低电平时表示处于写周期，高电平时表示处于读周期；XREADY——数据准备输入信号；XMP/——微处理器/微计算机模式选择信号,通常是MC模式；

——外部DMA保持请求信号；

——外部DMA保持确认信号；XCLKOUT——源于SYSCLKOUT的时钟输出信号。XINTF存放器寄存器名称地址大小(x16位)描述XTIMING00x0000−0B202XINTF时序寄存器,区0XTIMING10x0000−0B222XINTF时序寄存器,区1XTIMING20x0000−0B242XINTF时序寄存器,区2XTIMING60x0000−0B2C2XINTF时序寄存器,区6XTIMING70x0000−0B2E2XINTF时序寄存器,区7XINTCNF20x0000−0B342XINTF配置寄存器XBANK0x0000−0B381XINTF控制寄存器时序存放器XTIMINGx主要用于设置读写时序参数配置存放器XINTCNF2主要完成选择时钟，设置输入引脚状态及写缓冲器深度等控制存放器XBANK用于设置可增加周期的特定区，以及设置增加的周期数CMD文件

命令文件即CMD〔Command〕是DSP运行程序必不可少的文件，用于指定DSP存储器分配。CMD文件主要由两个伪指令构成，即MEMORY和SECTIONS。MEMORY指令定义目标存储器的配置，SECTIONS指令规定程序中各个段及其在存储器中的位置。MEMORY指令MEMORY{PAGE0：name1[attr]：origin=constant，length=constant；PAGEn：namen[attr]：origin=constant，length=constant；}1〕PAGE0为程序存储器，PAGE1以后为数据存储器；假设不规定，那么视为PAGE0。2〕不同PAGE上的存储区间可以取同样名字，相同PAGE上的名字不能相同；地址不许重叠。attr为任选项，有四个属性可以选择，分别是R〔可读〕、W〔可写〕、X〔可装入可执行代码〕和I〔可对存储器初始化〕3〕origin规定存储区的起始地址，length规定存储区的长度CPU定时器3.2‘28x系列DSP中断3.3‘28x的时钟和系统控制3.1第三章系统时钟与中断‘28x系列DSP时钟和系统控制电路包括振荡器、锁相环、看门狗和工作模式选择等；锁相环和振荡器的作用是为DSP芯片中的CPU及相关外设提供可编程的时钟；芯片内部的外设分为高速外设和低速外设，可以设置不同的工作频率；

看门狗模块用于监控程序的运行状态，它是提高系统可靠性的重要环节。

‘28x的时钟和系统控制3.1锁相环单元PLL

锁相环Phase-LockedLoop〔PLL〕；通过软件程序实时地配置CPU系统时钟和片内外设时钟；PLL禁止，系统时钟等于XCLKIN；PLL旁路〔上电时默认配置，PLLCR存放器为零〕，系统时钟等于XCLKIN/2PLL使能〔PLLCR存放器中有一个非零值n〕，系统时钟等于XCLKIN的〔n/2〕倍‘28xDSP片上晶振电路模块允许采用内部振荡器或外部时钟源为CPU内核提供时钟;在使用片上晶振模块的内部振荡器时，应当在X1/XCLKIN和X2两个引脚之间连上一个石英晶振，典型的晶振频率是30MHz。采用外部时钟应把时钟信号直接接到X1/XCLKIN引脚，X2引脚那么必须悬空。看门狗单元，又称为看门狗定时器WatchDogTimer〔WDT〕，其本质是一个定时器电路；假设使能看门狗单元，那么在系统运行时，看门狗定时器自动计数；如果不能定时去除看门狗计数器〔俗称“喂狗”，或“踢狗”KickDog〕，那么看门狗定时器就会溢出从而引起看门狗中断，强行系统复位。看门狗单元可以防止系统程序发生死循环〔俗称“程序跑飞”〕，监测软件和硬件的运行状态，从而提高系统的可靠性。看门狗单元28XDSP芯片的看门狗计数器WDCNTR为8位，计数器到达最大值28-1=255时，看门狗模块输出一个DSP系统复位脉冲。喂狗操作：在看门狗计数器到达最大值之前向看门狗复位密钥存放器WDKEY先后写入0x55和0xAA，那么看门狗计数器清零，并自动开始下一轮的递增计数；写入其他任何数据都会引起DSP系统复位。CPU定时器用于精确定时控制。TMS320F2812内部有3个CPU定时器；均为32位的递减计数器；定时器以系统时钟SYSCLKOUT作为定时时钟；CPU-Timer0可以在用户程序中使用；CPU-Timer1和CPU-Timer2留给实时操作系统使用

。CPU定时器3.2定时器结构框图CPU定时器的中断周期值Ttimer=SYSCLKOUT*(TDDRH：TDDR+1)

*(PRDH：PRD)中断〔Interrupt〕是硬件和软件驱动的事件。中断信号使得CPU暂停目前执行的主程序，转而去执行一个中断效劳子程序。‘28x系列DSP的中断可以由软件触发或硬件触发；DSP处理器内核共有16根中断线，包括和NMI两个不可屏蔽中断和INT1至INT14等14个可屏蔽中断〔均为低电平有效〕‘28x系列DSP中断3.3‘28x中

断

源

PIE中断扩展

‘28x系列DSP的PIE中断系统共分12组，每组有8个中断复用1个CPU中断。F2812的PIE中断系统采用三级中断机制：PIE中断工作原理〔以外设中断为例〕1〕当某外设产生中断时，该外设中断标志存放器(IF)的相应位被置1；如果外设中断使能(IE)存放器相应的使能位也被置1，那么外设生成中断请求发送到PIE控制器。〔外设中断标志存放器内的中断标志位必须用软件进行去除。〕2〕相应的中断标志PIEIFRx.y被置1；假设PIEIERx.y被使能，且PIE中断确认位PIEACKx被清零，那么那么PIE控制器生成中断请求发送到CPU。〔PIE中断确认位PIEACKx那么需要手工去除〕3〕一旦向CPU发出了中断请求，CPU级中断标志存放器(IFR)中对应INTx的位将被置1；CPU级中断使能存放器(IER)和全局中断屏蔽位(INTM)都被使能时，CPU响应该中断请求。PIE级中断软件开发流程和工具4.1第四章TMS320X28X软件开发流程和调试环境CCS集成开发环境的应用

4.3软件开发流程和工具4.1DSP开发平台:硬件平台和软件平台；硬件平台:目标板+仿真器+计算机；软件平台:CCS(CodeComposerStudio)。DSP软件开发语言：汇编语言、C/C++编辑、汇编和链接过程1)工程工程的创立2)工程工程的编译和构建3)工程工程的调试CCS集成开发环境的应用

4.31)工程工程的创立创立新的工程工程：主菜单“Project→New”，用户自定义的路径里不能出现中文字符。向工程工程添加文件：首先复制头文件〔.h〕库文件〔.lib〕、命令文件(d)和源文件(.c或.asm)四种文件到工程文件夹；然后，选择“AddFilestoProject”向工程工程添加库文件〔.lib〕、命令文件(d)和源文件(.c或.asm)，选择主菜单“Project→ScanAllFileDependencies”，系统自动将“*.h”文件添加到Include文件夹中每个工程应该有一个源文件中包含main()函数；从工程工程中删除文件：选择“RemovefromProject”.2)工程工程的编译和构建编译文件：主菜单“Project→CompileFile”构建工程工程分为增加性构建和全部重新构建设置工程工程选项可以设置编译器和链接器的参数3)工程工程的调试装载可执行文件：主菜单“File→LoadProgram”，装载扩展名为.out的输出文件程序调试：运用多种程序调试手段，如设置断点、单步执行、全程运行、对CPU复位等，在程序运行过程中可以查看内存表和存放器。用户可以通过选择主菜单“Debug”下的子菜单进行调试，也可以通过调试工具条的不同按钮来进行调试。GPIO寄存器5.2输入/输出端口概述

5.1第五章通用输入/输出端口〔GPIO〕

GPIO应用举例

5.3‘28xDSP的通用输入输出引脚GPIO多为复用引脚，由复用功能选择存放器GPxMUX选择具体功能，可以将引脚设定为外设IO，也可以设定为通用输入输出引脚〔数字量IO〕；功能控制存放器：GPxMUX、GPxDIR、GPxQUAL数据存放器〔对数字量I/O进行操作〕：GPxSET存放器设置每个引脚为高电平；GPxCLEAR去除每个引脚信号；GPxTOGGLE反转触发每个引脚信号；GPxDAT读写每个引脚信号。

输入/输出端口概述

5.1复用功能选择存放器GPxMUX设置GPIO为数字量IO〔某位=0〕或外设IO〔某位=1〕，复位时所有GPIO配置为数字量IO〔所有位被置为0〕;方向存放器GPxDIR配置数字量IO的输入/输出方向，当某一位为0时，相应的引脚设定为输入，当某一位为1时，相应的引脚设定为输出，复位时所有GPIO引脚均设置为输入；数据存放器GPxDAT是可读/可写存放器。读此存放器将返回相应引脚上限定后的输入信号值，写此存放器将把值从相应的IO引脚输出；

GPIO寄存器5.2端口设置voidGpio_select(void){Uint16var1;Uint16var2;Uint16var3;var1=0x0000; //setsGPIOMuxsasI/Osvar2=0xFFFF; //setsGPIODIRasoutputsvar3=0x0000; //setstheInputqualifiervaluesEALLOW;GpioMuxRegs.GPAMUX.all=var1;//将GPIO端口设置成数字量I/OGpioMuxRegs.GPADIR.all=var2;//将GPIO端口设置为输出GpioMuxRegs.GPAQUAL.all=var3;//设置GPIO输入限定值

EDIS;}

6.2通用定时器6.1事件管理器概述第六章事件管理器(EV)6.4PWM电路6.3比较单元6.7

事件管理器中断

事件管理器概述

6.1‘28x系列DSP芯片内包含两个事件管理器。每个事件管理器包含通用定时器、全比较PWM单元、捕获单元以及正交编码脉冲电路〔QEP〕全比较PWM单元产生脉宽调制信号可以控制直流电机或步进电机的转速；捕获单元对光电编码器的输出信号进行测量可以计算电机的转速；正交编码脉冲电路根据增量编码器信号计算电机的旋转方向等信息。事件管理器内部结构数据总线

通用定时器6.2输入信号:时钟信号,计数方向〔增/减计数模式时〕输出信号:4路比较输出,启动A/D转换信号，下溢、上溢、比较匹配和周期匹配信号，计数方向指示通用定时器的存放器控制存放器TxCON：决定通用定时器的操作模式，例如选择计数模式、时钟、预分频系数、比较存放器的重装载条件全局控制存放器GPTCONA/B：规定了通用定时器针对不同事件采取的动作，读取计数方向，定义ADC的启动信号比较存放器TxCMPR：与通用定时器的计数值不断比较，匹配时，相应引脚跳变，请求中断；周期存放器TxPR:决定定时器的计数周期；比较存放器和周期存放器是双缓冲的，任意时刻，都可以修改映像存放器通用定时器的中断

上溢中断TxOFINT：当通用定时器的计数值到达FFFFH时，发生上溢事件；下溢中断TxUFINT：当计数值到达0000H时，发生下溢事件；比较匹配TxCINT：当计数值与比较存放器中的值相等时，发生比较匹配事件；周期匹配TxPINT：当计数值与周期存放器中的值相等时，发生周期匹配事件；发生以上事件会将相应中断标志置位，如果外设中断未被屏蔽，那么会产生一个外设中断请求通用定时器的计数模式对TxCON存放器中的TMODE1~TMODE0位进行设置，选择不同的计数模式；每个通用定时器都支持4种计数模式：停止/保持模式、连续递增计数模式、定向递增/递减计数模式和连续递增/递减计数模式。设置TxCON.6即TENABLE位可以使能或禁止定时器的计数操作；

停止/保持计数模式：定时器停止操作，并保持当前状态，定时器的计数器、比较输出和预分频计数器中的值都保持不变。下例中TxCON.3-2=00，初始TxPR=3，后来TxPR=2定时器的周期为〔TxPR+1〕连续增计数模式连续递增/递减计数模式TxCON.3-2=01，初始TxPR=3，后来TxPR=2定时器的周期为〔2*TxPR〕用通用定时器产生PWM输出

使用通用定时器产生PWM波形的步骤如下：〔1〕根据PWM载波周期设置TxPR的值；〔2〕设置TxCON，选择计数模式、计数时钟源并启动操作；〔3〕将在线计算得到的PWM脉冲宽度〔占空比〕装载入TxCMPR。在连续递增计数模式下，将期望的PWM周期除以通用定时器时钟周期，并减去1，得到的结果装入TxPR；在连续递增/递减计数模式下，将期望的PWM周期除以2倍的定时器时钟周期，得到的值装入TxPR。在运行期间，比较存放器的值不断更新，新的比较值决定新的占空比。每个EV模块各有3个全比较器，每个比较器对应两路PWM输出；EVA模块中，全比较器的时钟由通用定时器1提供，EVB模块中，全比较器的时钟由通用定时器3提供；每个比较单元包括3个比较存放器CMPRx，各带一个映像存放器；1个比较控制存放器COMCONA；1个动作控制存放器ACTRA；6路带三态输出的PWM引脚以及控制和中断逻辑；较单元的输入包括来自控制存放器的控制信号，通用定时器1的时钟信号及下溢信号、周期匹配信号和复位信号。比较单元的输出信号是一个比较匹配信号，如果比较操作被使能的话，比较匹配信号将中断标志置位，并在对应的PWM引脚上产生跳变。比较单元6.3比较单元结构T1CONT1PRDBTCONA比较单元的工作过程通用定时器1的计数值不断地与比较存放器的值进行比较，当发生匹配时，该比较单元的两个输出引脚发生跳变；ACTRA存放器定义在发生比较匹配时每个输出引脚为高有效电平或低有效电平；PWM单元由对称/不对称波形发生器、可编程死区单元DBU、PWM输出逻辑和空间向量SVPWM状态机组成；对称/不对称波形发生器与通用定时器中的波形发生器是相同的；PWM电路6.4用比较单元和PWM电路产生PWM波形设置和装载ACTRx；假设要使能死区功能，需要设置和装载DBTCONx；初始化CMPRx；设置和装载COMCONx；设置和装载T1CON〔对EVA〕/T3CON〔对EVB〕、T1PR，启动操作；用在线计算得到的新值装载CMPRx。当EV模块中有中断产生时，EV中断标志存放器相应事件的中断标志位置为1；如果标志位未被屏蔽，那么外设中断扩展控制器PIE将产生一个外设中断申请；当CPU响应外设中断申请时，所有被置位且使能的中断中具有最高优先级的外设中断向量将被装载入PIVR外设存放器中的中断标志必须在中断效劳子程序中用软件写“1”将其去除。如果不能够成功地去除该位，将不能响应当前外设的下一个中断。

事件管理器中断6.7中断包括比较中断、周期中断、上溢中断、下溢中断ADC模块的工作原理7.2第七章模数转换器(ADC)

ADC时钟预定标器7.3

ADC电源操作

7.4

ADC应用举例7.6ADC排序器有两个独立的8状态排序器(SEQl和SEQ2)，它们可以组成双排序器,也可以级联成一个16状态的单排序器(SEQ)，即级联模式，将一系列的转换请求自动排序；每次收到启动转换信号〔SOC〕时，通过多路选择器选择任意一个通道进行转换。模数转换结果被存储到对应的结果存放器内，第一个转换结果储存在ADCRESULT0内，第二个转换结果储存在ADCRESULT1内……可以对同一个通道进行屡次采样，即“重复采样”，或“过采样”。“过采样”得到的结果比单次采样转换结果分辨率高；在双排序器顺序采样模式下，新的SOC信号只能在当前排序命令完成后才能得到响应。如果SEQ1和SEQ2启动转换命令同时发生，那么SEQ1启动转换命令拥有优先执行权。

ADC模块的工作原理7.2ADC模块的结构ADC模块特点12位模数转换内核，内置双采样/保持器；顺序采样模式或并行采样模式；模拟输入电压范围：0V～3V；快速的转换时间，最高采样率12.5MSPS；16通道模拟信号输入；自动排序功能支持16通道自动转换，转换通道由软件编程选择；排序器可以工作在启动/停止模式，允许AD转换与多个按时间排序的触发源同步；双排序器模式下，EVA和EVB触发源可独立触发转换；采样保持器的时间窗口有独立的预分频控制；……

双排序器SEQ1指向CONV00~CONV07;SEQ2指向CONV08~CONVl5级联排序SEQ指向CONV00~CONVl5;16位的输入通道选择序列控制存放器ADCCHSELSEQx〔x=1,2,3,4〕，被分成了4组功能位CONVxx，定了要进行采样的引脚；双排序和级联排序例7-1：假设SEQ1要完成7个通道的A/D转换〔通道2，3，2，3，6，7，12经过自动排序后转换〕。那么MAXCONV1的值应设为6，ADCCHSELSEQn存放器的设置如下：顺序采样就是按照顺序一个通道一个通道的进行采样，例如ADCINA0，ADCINA1……ADCINA7，ADCINB0，ADCINB1……ADCINB7；并行采样，是一对通道一对通道地进行采样，即ADCINA0和ADCINB0同时采样，ADCINA1和ADCINB1同时采样，……ADCINA7和ADCINB7同时采样。顺序采样和并行采样顺序采样时，CONVxx的4位均用来定义输入引脚，最高位为0说明采样的是A组，1说明采样的是B组。低3位定义偏移量，决定了某一组内的特定引脚。例如，CONVxx的数值0101b说明选择的输入通道是ADCINA5引脚。CONVxx的数值1011b，说明选择的输入通道是ADCINB3引脚；并行采样时，CONVxx的最高位被舍弃，只有低3位的数据有效，例如CONVxx的数值0101b，那么对ADCINA5和ADCINB5同时进行采样，转换的结果被储存在相邻的两个结果储存器中。并行采样双排序器模式初始化AdcRegs．ADCTRL3.bit.SMODE_SEL=1；//设置并行采样模式AdcRegs.ADCTRL1.bit.SEQ_CASC=0；

//设置双排序器模式AdcRegs．ADCMAXCONV．all=0x0033；

//每个排序器最大采样通道数为4，共8个序列，16路AdcRegs．ADCCHSELSEQl．bit．CONV00=0x0；

//采样ADCINA0和ADCINB0……AdcRegs．ADCCHSELSEQ3．bit．CONV11=0x7；

//采样ADCINA7和ADCINB7并行采样级联排序模式初始化AdcRegs．ADCTRL3.bit.SMODE_SEL=1；//设置并行采样模式AdcRegs.ADCTRL1.bit.SEQ_CASC=1；

//设置级联排序模式AdcRegs．ADCMAXCONV．all=0x0007；

//每个排序器最大采样通道数为8，16路AdcRegs．ADCCHSELSEQl．bit．CONV00=0x0；

//采样ADCINA0和ADCINB0……AdcRegs．ADCCHSELSEQ3．bit．CONV11=0x7；

//采样ADCINA7和ADCINB7顺序采样双排序器模式初始化AdcRegs．ADCTRL3.bit.SMODE_SEL=0；//设置顺序采样模式AdcRegs.ADCTRL1.bit.SEQ_CASC=0；

//设置双排序器模式AdcRegs．ADCMAXCONV．all=0x0077；

//每个排序器最大采样通道数为8，共16路AdcRegs．ADCCHSELSEQl．bit．CONV00=0x0；

//采样ADCINA0……AdcRegs．ADCCHSELSEQ3．bit．CONV11=0xF；

//采样ADCINB7并行采样双排序器模式初始化AdcRegs．ADCTRL3.bit.SMODE_SEL=0；//设置顺序采样模式AdcRegs.ADCTRL1.bit.SEQ_CASC=1；

//设置级联排序模式AdcRegs．ADCMAXCONV．all=0x000F；

//排序器最大采样通道数为16，16路AdcRegs．ADCCHSELSEQl．bit．CONV00=0x0；

//采样ADCINA0……AdcRegs．ADCCHSELSEQ3．bit．CONV11=0xF；

//采样ADCINB7ADC的排序器(SEQ1、SEQ2或SEQ)可以工作连续模式和启动/停止模式；〔ADCTRL1中的CONT_RUN〕连续模式下，必须通过中断效劳程序将A/D相关存放器的内容〔如SEQCNTRn、SEQ1等〕进行复位操作后，才能使排序器再次启动转换；在启动/停止模式，当排序器完成第一个序列转换后，可以在没有复位到初始状态的情况下，由SOC触发源再次启动转换。ADC工作模式当排序器接收到启动转换信号SOC时，MAXCONV1的值装入SEQCNTRn，SEQ1指向CONV00。根据存放器ADCCHSELSEQn预定的顺序对指定的通道进行转换〔CONV00为2，CONV01为3，……CONV06为12〕，每执行一次转换，SEQCNTRn的值自动减一，直到减为零。此时，假设CONT_RUN=1，那么转换排序自动再次启动〔SEQCNTRn重新装载，SEQ1重新指向CONV00〕；假设CONT_RUN=0，那么排序停留在当前状态〔SEQCNTRn依旧为0，SEQ1依旧指向CONV06〕。排序器有两种中断模式，中断方式0在每个序列结束时都发生中断请求，中断方式1每隔一个序列结束时发生中断请求。中断方式由存放器ADCTRL2中的中断模式使能控制位决定。序列转换的中断操作

ADC时钟预定标器7.3不要把ADC的采样频率与转换时间混淆！采样频率取决于启动AD转换的频率。例如1ms启动一次，那么采样频率为1KHz；转换时间取决于AD时钟频率，与采样频率无关。ADC模块支持3种供电模式，通过控制存放器ADCTRL3进行设置：ADC上电模式、ADC掉电模式和ADC关闭模式。

ADC电源操作

7.4供电模式ADCRFDNADCBGDNADCPWDNADC上电模式111ADC掉电模式110ADC关闭模式000保留10X保留01X为了可靠地执行模数转换操作，必须保证准确的上电顺序！ADC模块上电顺序：〔1〕先给参考电源上电。〔2〕给ADC内部参考电源电路供电至少5ms后，再给ADC模块的其他模拟电路供电。〔3〕ADC模块完全供电后，必须再等待20µs之后，才能执行第一次模数转换。对ADC模块断电时，可以同时去除控制存放器ADCTRL3中的ADCRFDN、ADCBGDN和ADCPWDN位。ADC的供电模式必须通过软件控制，且独立于器件的电源模式。ADC应用举例7.6‘28xDSP的输入信号电压不能高于3.3V，模拟信号需经过调理后进入DSP的AD转换输入端口，未使用的模数转换器输入引脚，都要连接模拟地，否那么会带来噪声信号。DSP基本电路设计

10.1第十章TMS320X28XDSP根本硬件电路设计典型的TMS320F28X系统构成DSP基本电路设计

10.1内部时钟电路XCLKOUT引脚不用时，一定不要把它接地。可以通过将XINTF存放器的XCLKOFF位置“1”来关断。1〕时钟电路设计2〕上电复位和手动复位电路设计3〕电源管理电路设计多电源正确连接:内核电源VDD，I/O电源VDDIO，ADC模拟电源VDDA2，VDDAIO，FLASH编程电源VDD3VFL，电源地VSS，VSSIO，ADC模拟地VSSA2，VSSAIO…不允许有电源引脚悬空;为了减少电源噪声和相互干扰，数字电路和模拟电路一般要单独供电，数字地和模拟地也要分开，并最终通过一个磁珠在单点连接。第十一章TMS320x28x的软件设计根底C语言程序框架11.4

C语言编程

11.3√√DSP编程语言的特点C语言程序代码的特点：具有很好的可读性和可移植性，开发效率高，通常用C语言构成程序主框架；汇编语言程序代码的特点：具有很高的运行效率，常用于对时间要求比较苛刻的地方，比方中断效劳子程序等。11.3.2头文件〔扩展名．h〕〔了解〕头文件〔扩展名为．h〕的本质：头文件本身不含程序代码，只是起描述性作用，是一种包含功能函数、数据接口声明的载体文件;头文件的内容：TI公司提供的头文件中定义了DSP系统用到的存放器映射地址，存放器位定义和存放器结构等内容;‘28x头文件主要包含DSP28-Device.h和各个外设头文件。头文件的作用：是C语言不可缺少的组成局部，是用户程序和函数库之间的纽带;头文件的使用：用户程序只要按照头文件中的接口声明来调用库功能，编译器就会从库中提取相应的代码;C语言编程

11.3externcregistervolatileunsignedintIFR；externcregistervolatileunsignedintIER；#defineEINTasm(“clrcINTM")#defineDINTasm(“setcINTM")#defineERTMasm(“clrcDBGM")#defineDRTMasm(“setcDBGM")#defineEALLOWasm(“EALLOW")#defineEDISasm(“EDIS")#defineESTOP0asm(“ESTOP0")DSP28-Device.h定义中断标志/使能存放器和汇编指令TI公司提供了C语言软件开发的源程序框架，其中包含有存放器结构定义文件、外设头文件、器件的宏与类型定义等各种文件，用户通过使用外设头文件，可以很容易控制片内外设。

用户也可以在TI公司提供的程序范例中选择有用的函数，删除