数字电路与逻辑设计第04章：数值比较器、全加器

四、数值比较器

1.四位并行数据比较器7485图4.2.29(c)简化符号A3～A0、B3

～B0

：

数码输入端；(A>B)i、(A=B)i、(A<B)i

：级联输入端；FA>B、FA=B、FA<B

：比较结果输出端；表4.2.104位数值比较器7485功能表A3

B3A2

B2A1

B1A0

B0(A>B)i(A<B)i(A=B)iFA>B

FA<B

FA=BA3>B3ØØØØØØØØØ100A3<B3ØØØØØØØØØ010A3=B3A2>B2ØØØØØØØ100A3=B3A2<B2ØØØØØØØ010A3=B3A2=B2A1>B1ØØØØØ100A3=B3A2=B2A1<B1ØØØØØ010A3=B3A2=B2A1=B1A0>B0ØØØ100A3=B3A2=B2A1=B1A0<B0ØØØ010输入输出A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B0001001可见：二进制比较，如果高位已比较出“>”或“<”,低位不需要进一步比较,否则要进一步比较低位数据。四位数码均相等时，则要看级联输入端的值。续表输入输出A3

B3A2

B2A1

B1A0

B0(A>B)i(A<B)i(A=B)iFA>B

FA<B

FA=BA3=B3A2=B2A1=B1A0=B0000110A3=B3A2=B2A1=B1A0=B0011001A3=B3A2=B2A1=B1A0=B0101001A3=B3A2=B2A1=B1A0=B0110000A3=B3A2=B2A1=B1A0=B0111001数值比较器的扩展：利用级联输入端可以方便地扩展比较的位数。(1)串联方式(2)并联方式(1)串联方式图4.2.30例：用两片7485比较两个8位二进制数。特点：比较位数较多时，延迟较大，工作速度较慢。图4.2.31(2)并联方式（可减小延迟）例：用7485实现两个16位二进制数的比较。补充例题：已知8421BCD码A3A2A1A0，

试利用芯片

7485设计一个电路判断该数是否大于5。010A0A1A2A30101F全加器简化符号A3A2A1A0＋S0B3B2B1B0CIC0C1C2S1S2S3CO五、全加器

当相加结果S3S2S1S0为1010时，应进行修正。解：当小数部分大于4时，整数部分应加1，即A3A2A1A0＋1COS3S2S1S0例4.2.2已知BCD码(A3A2A1A0.a3a2a1a0)8421BCD，

试设计一个电路将该数四舍五入。全加器的应用举例：1010﹢0110

00010000非法码加6修正因为1010不是(10)10的8421BCD码表示形式，正确结果应为00010000，所以：图4.2.35F3F2F1F0补充：试用74283实现四位二进制数全减。分析：减去某个二进制数就是加上该数的反码并加“1”，有进位时自动溢出。Y3Y2Y1Y0A3A2A1A0B3B2B1B014.3竞争和冒险一、竞争和冒险的概念

组合逻辑电路的冒险是由于变量的竞争引起的。

1.竞争

(1)由于连线和集成门有一定的延迟时间，致使同一输入信号经过不同路径到达输出端有先有后；AFB13nS15nS(2)多个输入信号同时变化，由于变化的快慢不同，致使多个输入信号到达输出端有先有后。AFB13nS13nS2nS路径延迟时间的不同，可等效为变量变化快慢的不同。2.冒险冒险指数字电路中某个瞬间出现了非预期信号的现象。按短暂尖峰极性的不同，冒险可分为：

1型冒险和0型冒险。AFA010(a)1型冒险(b)0型冒险AFA101按产生短暂尖峰的原因，冒险可分为：

逻辑冒险：由于同一输入信号经不同路径而引起。

功能冒险：由于多个输入信号同时变化，变化

的快慢不同而引起。1.逻辑冒险的判别

二、冒险的判别方法（1）代数法（2）卡诺图法（1）代数法F=A+AF=A·A（1型逻辑冒险）（0型逻辑冒险）与—或表达式可能存在0型逻辑冒险；或—与表达式可能存在1型逻辑冒险。

在逻辑函数表达式中，若某个变量同时以原变量和反变量两种形式出现，就具备了竞争条件。

去掉其余变量（也就是将其余变量取固定值0或1），留下有竞争能力的变量，如果表达式为：例4.3.1判别函数是否存在逻辑冒险现象？当B=0，C=1时，；出现0型冒险。当A=1，C=0时，；出现0型冒险。当A=0，B=1时，；出现0型冒险。因此该函数会出现0型逻辑冒险现象。当A=B=0时，，存在1型逻辑冒险。当B=C=0时，，存在1型逻辑冒险。例4.3.2判别函数是否存在逻辑冒险现象？（2）卡诺图法如果存在相切的卡诺圈，且相切部分没有被另外的卡诺图包围，则可以判断该表达式实现的电路存在逻辑冒险。在其中一个卡诺圈中的最小项对应的取值变为另一卡诺圈中任一最小项对应取值的情况下会发生。卡诺圈相切：几何相邻或对称相邻的“1”格，被两个卡诺圈分别独自包围。111111010110100ABC相交相切不相切11111010110100ABC当ABC从111110

时，存在0型逻辑冒险。2.功能冒险的判别1）输入变量变化前后，函数值相同；2）有p（≥2）个变量同时变化；3）不变的（n-p）个输入变量组成的乘积项

所对应的卡诺圈中，有“1”也有“0”。则电路中可能存在功能冒险。11111010110100ABC图4.3.4观察：

ABC从111

010时：1.F(1,1,1)=F(0,1,0)；2.A和C两个变量同时变化；3.B=1对应的卡诺圈中有“0”也有“1”。所以，电路中可能存在功能冒险。例4.3.3分析图4.3.6所示组合电路，当ABCD从0100变

化到1101、从0111变化到1101及从1001变化到1011

时，是否会出现冒险？&&&&CFACDBD图4.3.6函数F的卡诺图如图4.3.7所示：ABCD111101111111110110010110100图4.3.7(1)0100变化到11011.F(0,1,0,0)=F(1,1,0,1)；2.有2个变量同时变化；3.BC对应的卡诺圈中有“0”也有“1”；此时可能存在功能冒险。信号变化时没有跨越相切的卡诺圈，不存在逻辑冒险。ABCD111101111111110110010110100图4.3.7(2)0111变化到11101.F(0,1,1,1)=F(1,1,1,0)；2.有2个变量同时变化；3.BC对应的卡诺圈中全为“1”；此时不存在功能冒险。信号变化时跨越相切的卡诺圈，而相切部分又没被其它卡诺圈包围，可能存在逻辑冒险。ABCD111101111111110110010110100图4.3.7(3)1001变化到1011只有1个变量变化，不存在功能冒险。信号变化时跨越相切的卡诺圈，而相切部分又没被其它卡诺圈包围，可能存在逻辑冒险。111111010110100ABC图4.3.8例4.3.4已知F=AC+BC+AC，试用增加多余项的方法消除逻辑冒险。F=AC+BC+AC+AB

三、冒险的消除方法1.增加多余项，消除逻辑冒险例4.3.5F=BC+AB+ACD。试用增加多余项的方法消除逻辑冒险。ABCD11011111110111110010110100F=BC+AB+ACD+AC+ABD+BCD2.加滤波电容（对输出波形边沿要求不高时）

电容容量约为几十皮法，即可消除逻辑冒险，也可消除功能冒险。3.加取样脉冲

MSI组合逻辑电路中的冒险避免：

利用使能端加入脉冲信号。方法一：E1端加正脉冲方法二：E2A或E2B端加负脉冲SSI组合逻辑电路的分析(1)从输入端开始，逐级推导出函数表达式;(2)列真值表(3)确定逻辑功能如：课后习题：4.14.2

书上例题：4.1.14.1.24.2

一位全减器4.1当M=0时,实现3位自然二进制码转换成3位循环码；当M=0时,实现3位循环码转换成3位自然二进制码。SSI组合逻辑电路的设计(1)列真值表（可选）；(2)写最简表达式(通常用卡诺图化简法）；(3)画逻辑电路典型题目：1）用最少的与非门设计指定逻辑功能的电路，

如加法器、减法器、奇偶校验等电路。

例题：4.1.34.1.4习题4.42）用最少的与非门实现函数。

例题：4.1.5习题4.7习题4.4(1)列真值表(2)写最简表达式ABCDØØ1110ØØØØ11111010010110100F=A+BD+BC=A·BD·BC(3)画逻辑电路，如下图所示：F=A·BD·BC习题4.7(1)F(A,B,C)=

m(1,3,4,6,7)在双轨输入条件下用最少与非门设计下列组合电路：110110110010110100ABCF=A

C+

AC+BC解：函数的卡诺图如下：ABCDØ11101111Ø1Ø011Ø0010110100F=ABC+CD+AB+AD=ABC·CD·AB·AD此题答案不唯一，绿色的圈可以去掉，换成4个角的圈。MSI组合逻辑电路的应用(1)用二进制译码器设计组合逻辑电路

P79图4.2.10

(2)用数据选择器设计组合逻辑电路

(3)数值比较器、全加器的应用

4.18，4.20，4.214.14,4.15补充

冒险的判断与消除4.22试用74138设计一个一位全加器。A

BCICO

S00000001010100101110100011011011010111111位全加器真值表ABC“1”“0”“0”sCO10111101110010110100ABCD

00001DDDD010110100ABCD6D7D5D41D2D3D1D0010110100A2A1A04.14Ø1011111Ø01110010110100ABCDD6D7D5D41D2D3D1D0010110100A2A1A0

1D00100DD010110100ABC4.144.15

用½74153实现下列函数：分析：

74153：双四选一数据选择器须对函数的卡诺图进行两次降维，即降为2维。101111101110010110100ABCD0C⊕D0C⊙D0CD11ABD2D00D10D311A1A0

0D001DDDD010110100ABC4.18

用74283将8421BCD码转换为余3BCD码。分析：74283：四位超前进位全加器同一个十进制数码的余3BCD码比相应的8421BCD码大3，故用一片74283即可以实现，电路图如下所示：00114.20

用74283将8421BCD码转换为5421BCD码。分析：当一个十进制数码大于等于5时，其5421BCD码比相应的8421BCD码大3，其余情况下，两种BCD码一样。5421BCD008421BCD0100010