数字逻辑训练题(一)_第1页
数字逻辑训练题(一)_第2页
数字逻辑训练题(一)_第3页
数字逻辑训练题(一)_第4页
数字逻辑训练题(一)_第5页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

一、填空题1.在数字逻辑中,逻辑“1”的标准高电平是3.4伏2.数字电路的特点是同时具有算术运算和逻辑运算功能。3.由8位信息码和1位校验码构成为100111010,它是奇校验码。4.根本逻辑门的接法如图1所示,〔a〕图的F=1;〔b〕图的F=;〔c〕图的F=0;〔d〕图的F=;〔e〕图的F=或者:A⊙B或者:;〔f〕图的F=AB。图1根本逻辑门的接法5.根据十进制数与8421BCD码的关系,〔25〕10=〔00100101〕8421BCD;〔46+27〕10=〔01110011〕8421BCD。6.逻辑电路中的三态门是指高电平、低电平和高阻态。7.数字逻辑芯片工作时要接电源,在多个数字逻辑芯片级联时,每个芯片都要接电源才能正常工作。8.逻辑代数中,与AB是相邻项,也是卡诺图化简的依据。9.最简逻辑函数是指在实现它的逻辑功能时,所用的逻辑门最少和每个门的输入端的个数最少。10.在存储器的逻辑芯片中有一个引脚标有,它的作用是。11.用卡诺图化简逻辑函数时,卡诺圈内如果没有新的最小项,化简出来的函数是项。12.存储器的组成主要由读写驱动、和。二、逻辑代数公式化简函数1.A+C;2.;3.AB+.三、组合逻辑电路的分析与设计1.组合电路如图2所示,试分析该电路的逻辑功能〔要有分析过程〕。图2组合逻辑电路解:,,,S=,C=真值表如下:由真值表可知,它的逻辑功能是半加器。第三大题第1小题真值表2.某逻辑电路的真值表如下,试用集成3线-8线译码器74LS138和辅助门设计该逻辑电路。解:,.第三大题第2小题图3.旅客列车分特快、直快、普快分别用A.B.C表示,并依次为优先通行。某站在同一时间只能开出一趟列车,即只能给出一个开车信号。试设计满足上述要求的逻辑电路。开车信号分别为YA、YB、YC。解:设特快、直快和普快分别为A、B、C,开车信号分别为YA、YB、YC,车开出为“1”给开车信号为“1第三大题第3小题的真值表和逻辑图四、时序逻辑电路的分析与设计1.逻辑图如图3所示,分析该电路的工作过程,并画出该电路的波形图。设SD=1,触发器的初始状态为“0”图3第四大题第1小题图解:K0=0;分析:设触发器的初始状态为0〔1〕CP1的后沿到来时,触发器0状态改变为“1”态,触发器1状态不变。〔2〕CP2的后沿到来时,由于触发器1的状态改变为“1”态,即,而,RD是置“0”端,所以,触发器0置“0”。波形如下列图:第四大题第1小题图2.逻辑图如图4所示,试写出它的状态表,状态图,判断它的逻辑功能。图4第四大题第2小题图解:真值表和波形图如下:3.同步四位二进制加法计数器74LS161,它的逻辑功能表如下,设计数初值为3,试用它设计一个5进制计数器。74LS161计数器逻辑符号图解:第四大题第3小题图五、计算题1.设CPU有11根地址线,8根数据线。现有1KX4的存储器芯片假设干,要把CPU的地址线全部扩充满,答复以下问题。=1\*GB3①需要几块存储芯片?〔6分〕=2\*GB3②画出芯片连接图。〔8分〕解:〔1〕需要4片。〔2〕解:图如下:

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论