数字电路与逻辑设计第09章：半导体存储器

第9章半导体存储器半导体存储器：

存储大量二值信息（或称为二值数据）的半导体器件。用途：在计算机或数字系统中存储数据。半导体存储器只读存储器(ROM)

读写存储器或随机存储器(RAM)

串行存储器9.1只读存储器（ROM）ROM的分类：按使用器件类型分类：二极管、双极型、MOS型按存储内容写入方式分类：1）固定ROM

2）可编程ROM

3）可擦除可编程ROMROM：ReadOnlyMemory只能读出存储器中已有的信息；切断电源后，信息也不会丢失。1）固定ROM：也叫掩膜ROM。利用掩膜技术把信息写入存储器，

用户不能更改。3）可擦可编程ROM(EPROM)ErasablePROM

2）可编程ROM(PROM）ProgrammableROM

出厂时存储内容为全“0”或全“1”，

用户只能改写一次用户可多次改写EPROM又可分为：

UVEPROM：

UltraVioletErasablePROM紫外线擦除

EEPROM/E2PROM：

ElectricallyErasablePROM电信号擦除

Flashmemory：快闪存储器

新一代电信号擦除9.1.1ROM的结构与工作原理存储矩阵M×N输出电路b0b1

…bN-1

D0D1…DN-1地址译码器W0…A0W1WM-1…A1AKROM的结构框图：ROM的结构由地址译码器、存储单元矩阵、输出

电路组成。

字线位线存储容量：写成“字数×位数”的形式。即：“M×N”

存储矩阵M×N输出电路b0b1

…bN-1

D0D1…DN-1地址译码器W0…A0W1WM-1…A1AK存储器以字为单位存取，每字包含若干位。每个字分配一个地址，因此内部有地址译码器。习题9.7

有容量为256×4,64K×1,1M×8,128K×16位的ROM,试分别回答:1）这些ROM有多少个基本存储单元?2）这些ROM每次访问几个基本存储单元?3）这些ROM有多少个地址线?

(1)

分别有1024个,1024×64个,1M×8,128K×16个。

(2)

分别为4个,1个,8个,16个

(3)

分别有8,16,20,17条地址线2）ROM的工作原理

举例：4×4位二极管ROM。11D3D2D11D0驱动器输出电路存储矩阵地址译码器b3b2b1b0字线

W0W1W2W3111位线VCCA1A03）ROM的逻辑关系：ROM属于组合逻辑电路，即给定一定输入

（地址），存储器相应地给出一种输出（存储的字）。

译码器：将输入地址变量译成地址码，完成的是

逻辑“与”功能。

存储矩阵和输出电路部分所实现的逻辑功能是逻

辑“或”运算。

进行ROM电路的分析和设计，常用阵列图来表示

ROM的结构。

图9.1.3ROM的阵列图“黑点”代表输入、输出间应具有的逻辑关系（“与逻辑”或者“或逻辑”）D0D1A1A0A1A0W0W3W2W1D2D3与阵列或阵列图9.1.3ROM的阵列图D0D1A1A0A1A0W0W3W2W1D2D3与阵列或阵列ROM阵列中，与阵列固定，或阵列可变。因此可根据需要实现任意组合逻辑电路。图9.1.3ROM的阵列图D0D1A1A0A1A0W0W3W2W1D2D3与阵列或阵列9.1.7ROM的应用

ROM不仅可作为存储器，在实现组合逻辑函数等方面得到了广泛应用。

1.实现组合逻辑函数

例9.1.1试用ROM实现如下组合逻辑函数。化成由最小项组成的标准“与-或”式,即解:采用有3位地址码、2位数据输出的8字×2位ROM。ROM阵列如图所示：111(D1)(D0)F2F1ABC补充：试用ROM实现如下组合逻辑函数。9.2随机存储器(RAM)能在存储器中任意指定的存储单元随时写入或

读出信息；断电时，原写入的信息会随时消失。

根据存储单元的工作原理，可分为：SRAM

（StaticRandomAccessMemory）DRAM

（DynamicRandomAccessMemory）RAM:RandomAccessMemory

9.2.1静态RAM(SRAM)

靠触发器的自保功能存储数据，一旦电源断开，

所存信息丢失。由存储矩阵、地址译码器和读写控制电路组成。X0X1X2X3X31X30Y0Y1Y7列译码器行译码器A5A6A7A0A1A2A3A4R/W控制电路读/写R/W片选CSI/O图9.2.1RAM结构示意图与ROM相比，多了读/写(R/W)端。

X0X1X2X3X31X30Y0Y1Y7列译码器行译码器A5A6A7A0A1A2A3A4R/W控制电路读/写R/W片选CSI/O

存储矩阵：

例：容量为256字×4位的存储器，具有1024个基本存储单元。矩阵：32行×32列。由于每个字占用4个存储单元，所以每4列为一个字列。X0X1X2X3X31X30Y0Y1Y7列译码器行译码器A5A6A7A0A1A2A3A4R/W控制电路读/写R/W片选CSI/O

地址译码器：

读/写操作是以字节为单位进行的。

256个字节需要8位二进制地址（A7-A0）区分。低5位作为行译码器输入；高3位作为列译码器输入。RAM2114芯片：A9L2114A0D0D1D2D3四根数据输入/输出线10根输入地址线片选信号线读写控制线其存储容量为：1024字节×4位（或1K×4）。存储器为64×64的矩阵，

思考其行地址线、列地址线分别为多少？64

存储容量的扩展将多片芯片适当联接，以扩展存储容量。1）位扩展

字节数不变，增加RAM的位数。2）字扩展

每字节的位数不变，增加RAM的字节数。1.位扩展

D0D1D2D3D4D5D6D7CSR/WAA09L0AW/RCS9A2114（I）数据输出CSR/WAA09L2114（Ⅱ）D0D1D2D3D0D1D2D3N=目标存储器容量已有存储器容量需要片数N=2。方法：所有输入信号都并联（地址信号、片选信号和读写

信号）。输出并列。2.字扩展N=目标存储器容量已有存储器容量需要片数N=4。特点：必须使用译码器。表9.2.1地址码与地址范围的关系A11A10选中片号对应地址范围002114(1)0～1023012114(2)1024～2047102114(3)2048～3071112114(4)3072～4095图9.2.72114芯片字扩展D3…D02-4译码器CSR/WAA09L2114（3）D0D1D2D3CSR/WAA09L2114（4）D0D1D2D3CSR/WAA09L2114（1）D0D1D2D3CSR/WAA09L2114（2）D0D1D2D3A10A11R/WA9…A0A11A10A11A10A11A10A11A10例9.2.1试用1K×4位2114RAM扩展一个4K×8位的存储器。解：（1）确定芯片数：（2）确定地址线数D（3）用8片1K×4位2114RAM芯片，经字位扩展构成的存储电路如图9.2.8所示。2D=4096，D=12。CSR/WAA09L2114（7）D0D3……LCSR/WAA09L2114（5）D0D3……LCSR/WAA09L2114（3）D0D3……LCSR/WAA09L2114（1）D0D3……LCSR/WAA09L2114（8）D0D3……LCSR/WAA09L2114（6）D0D3……LCSR/WAA09L2114（4）D0D3……LCSR/WAA09L2114（2）D0D3……L2-4译码器A10A11R/WA9

…A0D3

…D0D7

…D4Y3Y2Y1Y0图9.2.82114RAM的字位扩展

当要求字和位都扩展时，重复使用字扩展的电路，但译码器只用一个。9.2.2动态RAM(DRAM)

靠MOS管栅极电容或MOS电容的暂存电荷功能存储数据，由于电容的容量很小，且存在漏电流，需不断地进行刷新。字线Wi位线YiTCBCS图9.2.2单管MOS动态存储单元9.6ROM和RAM的主要区别是什么？

它们各适用于那些场合？主要区别：1）ROM工作时只能读出，不能写入，

但断电以后所存数据不会丢失；2）RAM工作时能进行读写操作，

但掉电以后数据丢失。应用：

ROM适用于存放固定信息；

RAM适用于存放暂存信息。9.82114RAM（1024×4位）的存储器为64×64矩阵，

它的地址输入线（行地址输入线，列地址输入线），

输入/输出线各是多少条？每条列选择输出线同时接

几位？地址输入线10条；行地址输入线6条；列地址输入线4条；输入输出线4条；每条列选输出线同时接四位。将以上三个逻辑函数化成由最小项组成的标准“与-或”式,即解:采用有3位地址、3位数据输出的8字节×3位ROM。9.3

试用ROM阵列图实现下列一组多输出逻辑函数：将A、B、C分别接至A2A1A0。按逻辑函数要求存入相应数据。即可在数据输出端D0、D1、D2得到F1、F2和F3。111(D1)(D0)F2F1ABC(D2)F3例：根据ROM存储矩阵连线图写出