数字电子技术基本组成电路1

数字电子技术_基本组成电路2024/3/11数字电子技术基本组成电路[1]本章教学目的通过回顾计算机基本组成电路，引出微机中最常用的部件名称，并掌握其工作原理，包括ALU、触发器、寄存器、存储器和总线结构等，使学生理解数据的存储与流通的原理。2024/3/112数字电子技术基本组成电路[1]本章学习要求1.掌握算术逻辑单元、触发器、寄存器、存储器、总线结构存储器的类型及性能指标随机存储器RAM的结构原理(SRAM,DRAM)，只读存储器ROM的结构原理（PROM,EPROM,EPROM）。

2.理解控制字、数据存储、数据流通的原理；典型芯片的引脚及存储器容量的扩展

3.了解ASCII码及数字和大写字母A~Z的ASCII码表述2024/3/113数字电子技术基本组成电路[1]本章主要外语词汇ALU：ArithmeticLogicalUnit，算数逻辑部件Register：寄存器Memory：存储器RAM：RandomAccessMemory,随机存储器ROM：ReadOnlyMemory，只读存储器MDR：MemoryDataRegister，存储器数据寄存器MAR：MemoryAddressRegister，存储器地址寄存器2024/3/114数字电子技术基本组成电路[1]主要内容ALU、触发器、寄存器三态电路、总线结构存储器2024/3/115数字电子技术基本组成电路[1]2.1算术逻辑部件ALU主要功能符号2024/3/116数字电子技术基本组成电路[1]2.2触发器触发器(trigger)是计算机的记忆装置的基本单元，也可说是记忆细胞。触发器可以组成寄存器，寄存器又可以组成存储器。寄存器和存储器统称为计算机的记忆装置。微型计算机所用触发器一般用晶体管元件而不用磁性元件。这是因为晶体管元件可以制成大规模的集成电路，体积可以更小些。下面简要介绍RS触发器、D触发器和JK触发器2024/3/117数字电子技术基本组成电路[1]2.2.1RS触发器S端一般称为置位端，使Q=1(Q=0)R端一般称为复位端，使Q=0(Q=1)2024/3/118数字电子技术基本组成电路[1]图2.3RS触发器的符号2024/3/119数字电子技术基本组成电路[1]时标RS触发器——为了使触发器在整个机器中能和其他部件协调工作，RS触发器经常有外加的时标脉冲。CLK为时标脉冲。无论是置位还是复位，都必须在时标脉冲端为高电位时才能进行。2024/3/1110数字电子技术基本组成电路[1]2.2.2D触发器RS触发器有两个输入端S和R。为了存储一个高电位，就需要一个高电位输入的S端；为了存储一个低电位，就需要另一个高电位输入的R端。不方便。D触发器是在RS触发器的基础上引伸出来的，它只需一个输入端口。复位置位2024/3/1111数字电子技术基本组成电路[1]时标D触发器时标脉冲CLK一般都是方波，在CLK处于正半周内的任何瞬间，触发器都有翻转的可能，并不能保证时序电路动作一致性。2024/3/1112数字电子技术基本组成电路[1]边缘触发的D触发器为了使计算机的动作整齐划一，总是想由时标CLK来指挥整个机器的行动，采用时标边缘触发的方式就可以得到准确划一的动作。2024/3/1113数字电子技术基本组成电路[1]在一些电路中，有时需要预先给某个触发器置位(即置1)或清除(即置0)，而与时标脉冲以及D输入端信号无关，这就是所谓预置和清除。触发器的预置和清除2024/3/1114数字电子技术基本组成电路[1]2.2.3JK触发器在RS触发器前面增加两个与门，并从输出(Q和Q)到输入(与门的输入端)作交叉反馈，即可得到JK触发器。JK触发器是组成计数器的理想记忆元件。2024/3/1115数字电子技术基本组成电路[1]JK触发器的动作状态2024/3/1116数字电子技术基本组成电路[1]JK触发器的工作过程(1)当J=0，K=0，触发器保持闭锁状态。(2)J=0，K=1，触发器仍处于复位状态(Q=0，Q=1)。(3)J=1，K=0，触发器就仍处于置位状态(Q=1，Q=0)。(4)J=1，K=1，触发器翻转2024/3/1117数字电子技术基本组成电路[1]JK触发器的符号2024/3/1118数字电子技术基本组成电路[1]2.3寄存器寄存器(register)是由触发器组成的。一个触发器就是一个一位寄存器。由多个触发器可以组成一个多位寄存器。计数器——一个计数脉冲到达时，会按二进制数的规律累计脉冲数；

常见的寄存器有：缓冲寄存器——用以暂存数据；移位寄存器——能够将其所存的数据一位一位地向左或向右移；累加器——用以暂存每次在ALU中计算的中间结果。2024/3/1119数字电子技术基本组成电路[1]2.3.1缓冲寄存器普通寄存器是寄存平时处理的数据用的，可以加快计算机的处理问题的速度；而缓冲寄存器是用于两个速度不匹配的单位之间的，作用是对高速度设备进行数据缓冲，防止低速度设备来不及处理而丢失数据。缓冲最常见的地方就是网络了，你听音乐，特别是看在线视频，就需要缓冲。

2024/3/1120数字电子技术基本组成电路[1]2.3.1缓冲寄存器

其基本工作原理为：设有一个二进制数，共有4位数：X=X3X2X1X0要存到这个缓冲寄存器(buffer)中去，此寄存器是由4个D触发器组成的。将数据X装到寄存器中去的过程2024/3/1121数字电子技术基本组成电路[1]上述缓冲寄存器的数据X输入到Q只是受CLK的节拍管理，即只要一将X各位加到寄存器各位的D输入端，时标节拍一到，就会立即送到Q去。有时想让其中的数据多留一些时间，但由于不可控之故，在CLK正前沿一到就会立即被来到门口的数据X替代掉。可控缓冲寄存器带寄存器的装入门LOAD的缓冲寄存器2024/3/1122数字电子技术基本组成电路[1]

在X0端送入数据(0或1)后，如LOAD端(以下简称为L端)为低电位，则右边的与门被阻塞，X0过不去，而原来已存在此位中的数据由Q0送至左边的与门。此与门的另一端输入从非门引来的与L端反相的电平，即高电位。所以Q0的数据可以通过左边的与门，再经或门而送达D0端。这就形成自锁，即既存的数据能够可靠地存在其中而不会丢失。LOAD门工作原理：如L端为高电位，则左边与门被阻塞而右边与门可让X0通过，这样Q0的既存数据不再受到自锁，而X0可以到达D0端。只要CLK的正前沿一到达，X0即被送到Q0去，这时就叫做装入(LOAD)。一旦装入之后，L端又降至低电平，则利用左边的与门，X0就能自锁而稳定地存在Q0中。2024/3/1123数字电子技术基本组成电路[1]上面的门电路称作“L门”：高电平时使数据装入，低电平时数据自锁在其中。对于多位的寄存器，每位各加一套L门电路。2024/3/1124数字电子技术基本组成电路[1]可控缓冲寄存器的符号2024/3/1125数字电子技术基本组成电路[1]74LS244典型芯片介绍74LS244为3态8位缓冲器，一般用作总线驱动器.双4位单向缓冲器分成4位的两组每组的控制端连接在一起控制端低电平有效输出与输入同相2024/3/1126数字电子技术基本组成电路[1]总线驱动器通常说计算机有地址、数据、控制三总线，由于总线上需要驱动的负载多，CPU是大规模集成电路，不具备功率驱动能力，总线驱动器的作用就是提供功率驱动，第二个原因是，CPU总线常常是分时复用总线，就是说在不同的时段，管脚上出现的信号功能不同，需要锁存器存储并分离信号，总线驱动器起锁存器的作用2024/3/1127数字电子技术基本组成电路[1]Intel82868位双向缓冲器双向数据收发器控制端连接在一起，低电平有效可以双向导通输出与输入同相OE*＝0，导通T＝1A→BT＝0A←BOE*＝1，不导通2024/3/1128数字电子技术基本组成电路[1]2.3.2移位寄存器移位寄存器(shiftingregister)能将其所存储的数据逐位向左或向右移动，以达到计算机在运行过程中所需的功能，例如用来判断最左边的位是0或1等。电路原理图如图2.16所示。2024/3/1129数字电子技术基本组成电路[1]图2.16移位寄存器简化原理2024/3/1130数字电子技术基本组成电路[1]CLK前沿未到Q=Q3Q2Q1Q0=0000左移寄存器的左移过程：第1前沿来到Q=0001第2前沿来到Q=0011第3前沿来到Q=0111第4前沿来到Q=1111第5前沿来到，如此时Din仍为1，则Q不变，仍为1111。当Q=1111之后，改变Din，使Din=0，如何变化？2024/3/1131数字电子技术基本组成电路[1]和缓冲寄存器一样，在整机运行中，移位寄存器也需要另有控制电路，以保证其在适当时机才参与协调工作。这个电路和图2.13一样，只要在每一位电路上增加一个LOAD门(L门)即可达到控制的目的。可控移位寄存器SHL——左移(shifttotheleft)SHR——右移(shifttotheright)2024/3/1132数字电子技术基本组成电路[1]2.3.3计数器计数器(counter)是由若干个触发器组成的寄存器，计数器也是一种寄存器行波计数器同步计数器环形计数器程序计数器特点：能够把存储在其中的数字加1。主要计数器有：2024/3/1133数字电子技术基本组成电路[1]行波计数器1第1个时钟脉冲促使其最低有效位(leastsignificantbit,LSB)加1，由0变1。第2个时钟脉冲促使最低有效位由1变0，同时推动第2位，使其由0变1。同理，第2位由1变0时又去推动第3位，使其由0变1，这样有如水波前进一样逐位进位下去。工作原理2024/3/1134数字电子技术基本组成电路[1]行波计数器2例：下图采用JK触发器组成行波计数器工作原理初值Q=Q3Q2Q1Q0=0000第1时钟后沿到Q=0001第2时钟后沿到Q=0010第3时钟后沿到Q=0011第4时钟后沿到Q=0100…………第15时钟后沿到Q=1111第16时钟后沿到Q=0000102024/3/1135数字电子技术基本组成电路[1]行波计数器3图2.19可控计数器原理可控计数器增加计数控制端COUNT当COUNT为高电位时，JK触发器才可能翻转；当COUNT为低电位时就不可能翻转。2024/3/1136数字电子技术基本组成电路[1]环形计数器一般用于发出顺序控制信号，在计算机控制器中是一个很重要的部件图2.21环形计数器的电路原理环形计数器只有一个高电位，其它位都为02024/3/1137数字电子技术基本组成电路[1]环形计数器2当CLR端有高电位输入时，除右边第1位(LSB)外，其他各位全被置0(因清除电位CLR都接至它们的CLR端)，而右边第1位则被置1(因清除电位CLR被引至其PR端)。即开始时，Q3Q2Q1Q0=0001第一个时钟脉冲正边缘来到时，Q3Q2Q1Q0=0010第2个时钟脉冲前沿来到时，Q3Q2Q1Q0=0100第3个时钟脉冲前沿来到时，Q3Q2Q1Q0=10002024/3/1138数字电子技术基本组成电路[1]图2.22环形计数器的符号2024/3/1139数字电子技术基本组成电路[1]程序计数器可以从0开始计数，也可以将外来的数装入其中，需要COUNT输入端和LOAD门图2.23程序计数器是一种行波计数器2024/3/1140数字电子技术基本组成电路[1]2.3.4累加器累加器除了能装入及输出数据外，还能使存储其中的数据左移或右移，所以它又是一种移位寄存器。图2.24累加器的符号累加器也是一个由多个触发器组成的多位寄存器，作为ALU运算过程的代数和的临时存储处。在微型计算机的数据处理中担负着重要的任务。2024/3/1141数字电子技术基本组成电路[1]2.4三态输出电路三态输出电路可以由两个或非门和两个NMOS晶体管(T1，T2)及一个非门组成三态输出电路，又称三态门三态门具有单向导通和三态的特性为了使一条信号传输线能与多个触发器接通2024/3/1142数字电子技术基本组成电路[1]MOS管的结构和工作原理S(Source)：源极G(Gate)：栅极（金属铝或多晶硅）D(Drain)：漏极B(Substrate):衬底金属层氧化物层半导体层PN结2024/3/1143数字电子技术基本组成电路[1]以N沟道增强型为例：当加+VDS时，VGS=0时，D-S间是两个背向PN结串联，iD=0加上+VGS，且足够大至VGS>VGS(th),D-S间形成导电沟道（N型层）开启电压MOS管的结构和工作原理2024/3/1144数字电子技术基本组成电路[1]三态输出电路2工作原理当ENABLE(选通端)为高电位时，两个或非门的输出状态将由于A端的电位来决定。这就是说，在选通端(E端)为低电位时，A端和B端是不相通的，即它们之间存在着高阻状态。当选通端E为低电位时，通过非门加至两个或非门的将为高电位。此时，无论A为高或低电位，两个或非门的输出都是低电位，即G1与G2都是低电位。所以T1和T2同时都是截止状态。2024/3/1145数字电子技术基本组成电路[1]三态输出电路4对于本例中的三态门可以用下面两句概括：E为低平时：输出为高阻抗（三态）E为高电平时：输出等于输入其他几种三态门的表示2024/3/1146数字电子技术基本组成电路[1]三态输出电路5A为某个电路装置的输出端，C为其输入端。当EOUT=1时，B=A，即信息由左向右传输；EIN=1时，C=B，即信息由右向左传输。双向三态输出由两个单向三态输出电路来组成2024/3/1147数字电子技术基本组成电路[1]74LS2458位双向缓冲器控制端连接在一起，低电平有效可以双向导通输出与输入同相E*＝0，导通DIR＝1A→BDIR＝0A←BE*＝1，不导通2024/3/1148数字电子技术基本组成电路[1]74ls245

74LS245是我们常用的芯片，用来驱动led或者其他的设备，它是8路同相三态双向总线收发器，可双向传输数据。74LS245还具有双向三态功能，既可以输出，也可以输入数据。当8051单片机的P0口总线负载达到或超过P0最大负载能力时，必须接入74LS245等总线驱动器。当片选端/CE低电平有效时:DIR=“0”，信号由B向A传输;（接收）DIR=“1”，信号由A向B传输；（发送）当CE为高电平时，A、B均为高阻态。

2024/3/1149数字电子技术基本组成电路[1]三态门(E门)和装入门(L门)一样，都可加到任何寄存器(包括计数器和累加器)电路上去，L门负责对寄存器的装入数据的控制，而E门负责对寄存器输出数据的控制。有了L门和E门就可以利用总线结构，使计算机的信息传递的线路简单化，控制器的设计也更为合理而易于理解了。2024/3/1150数字电子技术基本组成电路[1]2.5总线结构总线是将信息以一个或多个源部件传送到一个或多个目的部件的一组传输线。通俗的说，就是多个部件间的公共连线，用于在各个部件之间传输信息。人们常常以MHz表示的速度来描述总线频率。

2024/3/1151数字电子技术基本组成电路[1]2.5总线结构总线分类片内总线、内部总线、外部总线总线信号分类数据总线、地址总线、控制总线总线性能参数总线时钟频率、总线宽度、总线传输速率2024/3/1152数字电子技术基本组成电路[1]总线结构2控制器

决定控制字中各位的电平高低A，B，C和D为4个寄存器，数据位数为4位控制字将各个寄存器的L门和E门按次序排成一列，则可称其为控制字CON：CON=LAEALBEBLCECLDED2024/3/1153数字电子技术基本组成电路[1]由控制器发出的控制总线，能将控制字各位分别送至各个寄存器用一条粗线表示总线，右图有两条总线，控制总线和数据总线2024/3/1154数字电子技术基本组成电路[1]2.6译码器在计算机中常常需要将一种代码翻译成控制信号，或在一组信息中取出所需要的一部分信息，完成这种功能的逻辑部件就是译码器。2024/3/1155数字电子技术基本组成电路[1]2024/3/1156数字电子技术基本组成电路[1]2.6存储器主要内容：存储器的概念、分类和要素只读存储器（ROM）随机读写存储器（RAM）CPU与存储器的连接及存储器的扩展

2024/3/1157数字电子技术基本组成电路[1]存储器就是用来存储程序和数据的，程序和数据都是信息的表现形式。按照存取速度和用途可把存储器分为两大类：内存储器（简称内存，又称主存储器）和外存储器。存储器的容量越大，记忆的信息也就越多，计算机的功能也就越强。存储器(memory)是计算机的主要组成部分。它既可用来存储数据，也可用以存放计算机的运算程序。存储器由寄存器组成，可以看做一个寄存器堆，每个存储单元实际上相当于一个缓冲寄存器。2024/3/1158数字电子技术基本组成电路[1]存储器的逻辑结构示意图2024/3/1159数字电子技术基本组成电路[1]地址寄存地址译码存储体控制电路AB数据寄存读写电路DBOEWECS①存储体存储器芯片的主要部分，用来存储信息②地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元③片选和读写控制逻辑选中存储芯片，控制读写操作2024/3/1160数字电子技术基本组成电路[1]①存储体每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据存储容量与地址、数据线个数有关：芯片的存储容量＝2M×N＝存储单元数×存储单元的位数M：芯片的地址线根数N：芯片的数据线根数2024/3/1161数字电子技术基本组成电路[1]②地址译码电路译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码2024/3/1162数字电子技术基本组成电路[1]③片选和读写控制逻辑片选端CS或CE有效时，可以对该芯片进行读写操作输出OE控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线写WE控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线2024/3/1163数字电子技术基本组成电路[1]半导体存储器的分类：按制造工艺双极型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用属性随机存取存储器RAM：可读可写、断电丢失只读存储器ROM：正常只读、断电不丢失2024/3/1164数字电子技术基本组成电路[1]2．ROM的种类：1）掩膜ROM；2）可编程的只读存储器PROM；3）可擦除的EPROM；4）电擦除的PROM；5）快速擦写存储器FlashMemory又称快闪存储器半导体存储器的分类：1．RAM的种类：在RAM中，按工艺可分为双极型和MOS型两大类。用MOS器件构成的RAM，可分为静态RAM和动态RAM两种。2024/3/1165数字电子技术基本组成电路[1]半导体存储器只读存储器（ROM）随机存取存储器（RAM）静态RAM（SRAM）动态RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）2024/3/1166数字电子技术基本组成电路[1]选择存储器件的考虑因素：（1）易失性（2）只读性（3）位容量（4）功耗（5）速度（6）价格（7）可靠性2024/3/1167数字电子技术基本组成电路[1]存储器举例例，右图是一个16×8的存储器，有16个存储单元，每个单元为8位记忆字(即每单元保存一个字节)的集成电路芯片该存储器有4条地址线A0，A1，A2，A3和8条数据线D0，D1，D2，D3，D4，D5，D6，D7。2024/3/1168数字电子技术基本组成电路[1]A0～A3就是地址总线中的4根译码线。当存储器的存储单元愈多，则地址总线中的译码线，亦即存储器集成电路片的地址线愈多。在一般微型计算机中，地址线大都为16条。16条地址线，可译出64K个地址。在286／386／486中采用20条地址线。当地址线为10条时，n=10，则可编地址号为1,024个，或称为1K字节。这里的1K和习惯为1000不一样，请务必注意。2024/3/1169数字电子技术基本组成电路[1]2.6.1只读存储器在一般工作状态下，ROM中的信息只能读出，不能写入。对可编程的ROM芯片，可用特殊方法将信息写入，该过程被称为“编程”。对可擦除的ROM芯片，可采用特殊方法将原来信息擦除，以便再次编程。只读存储器ROM，是一种非易失性的半导体存储器件。其中所存放的信息可长期保存，掉电也不会丢失，常被用来保存固定的程序和数据。2024/3/1170数字电子技术基本组成电路[1]2024/3/1171数字电子技术基本组成电路[1]只读存储器28×4ROM8个存储单元，每个4位(即半个字节)m×nROM，m个存储单元，其中每个为n位。ROM的符号图，2024/3/1172数字电子技术基本组成电路[1]只读存储器3存储地址寄存器也是一个可控缓冲寄存器，它具有L门以控制地址的输入。它和存储器的联系是双态的，即地址一进入MAR就立即被送到存储器去存储地址寄存器(MAR)：作为存储器的一个附件，存储地址寄存器是必需的。它将所要寻找的存储单元的地址暂存下来，以备下一条指令之用。2024/3/1173数字电子技术基本组成电路[1]只读存储器4【例2.1】程序计数器PC，存储地址寄存器MAR和ROM通过总线的联系如右图所示。设控制字依次是：(1)CPEPLMER=0110(2)CPEPLMER=0001(3)CPEPLMER=1000问：它们之间的信息是如何流通的?2024/3/1174数字电子技术基本组成电路[1]开机时，先令CLR=1，则PC=0000(1)第1个控制字：CPEPLMER=0110EP=1，PC准备放出数据；LM=1，MAR准备装入数据。在CLK正前沿到达时，CLK=1，MAR=PC=0000，PC的数据装入MAR，同时MAR立即指向ROM的第一地址，即选中了ROM中的R0存储单元。(2)第2个控制字：CPEPLMER=0001ER=1，令ROM放出数据，即，当ER为高电位，R0中的8位数据就被送入到W总线上去。(3)第3个控制字：CPEPLMER=1000CP=1，即为命令PC加1，得到PC=0001。这是在取数周期完了时，要求PC指向下一地址，为下一条指令准备条件。2024/3/1175数字电子技术基本组成电路[1]2.6.2随机存储器随机存储器又叫做读／写存储器。不但能读取已存放在其各个存储单元中的数据，而且还能够随时写进新的数据，或者改写原来的数据。多用双极型晶体管或金属氧化物半导体场效应晶体管(MOSFET)。停电失去记忆能力。2024/3/1176数字电子技术基本组成电路[1]随机存储器：2024/3/1177数字电子技术基本组成电路[1]RAM的符号A——地址线；DIN——要写入的数据；DOUT——要读出的数据；ME——选通此RAM的E门。当ME=0时，此RAM未选中，故WE是什么(0或1)都不能影响RAM的动作，并且其输出端是悬浮(高阻)的。只有在ME=1时，此RAM才被选中，才能再进一步去确定其是读出还是写入。WE=0时，为数据读出；WE=1时，为数据写入。2024/3/1178数字电子技术基本组成电路[1]存储器数据寄存器(memorydataregister，MDR)，作用是将要写入RAM中去的数据暂存寄MDR中，以等待控制器发出WE=1的命令到来时，才能写入RAM中去。2024/3/1179数字电子技术基本组成电路[1]【例】一个微型计算机的一部分如下图所示，其工作程序分析如图。这一部分系统图是用来分析将数据I0装入到RAM中去的过程的。设要写入到RAM中去的数据为：I0=110000011001(共12位)这部分的控制字为：CON=CPEPLMWEMELDLIEI(共8位)已设计好的控制字的次序如下：CON1=01100000(6016)CON2=00000010(0216)CON3=00000101(0516)CON4=00011000(1816)CON5=10000000(8016)问：经过CLR=1之后，机器的动作顺序和现象如何?2024/3/1180数字电子技术基本组成电路[1]CON=CPEPLMWEMELDLIEI(共8位)已设计好的控制字的次序如下：CON1=01100000(6016)CON2=00000010(0216)CON3=0000010