基于74160计数器的电子时钟设计

基于74160计数器的电子时钟设计报告学院：专业：电子信息科学与技术姓名：学号：设计目的在了解数字钟的原理的前提下，运用刚刚学过的数字电路知识设计并制作数字钟，而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。由于数字电子钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，从而实现理论与实践相结合，并学会使用MAX+plusII软件的使用以及用DXP软件画原理图和制PCB版，增强实验设计能力和动手操作能力。通过本次试验对电子线路知识的整合和电子线路设计能力的训练，并为后继课程的学习和毕业设计打下一定的基础。设计任务及要求1实验任务设计一种简易数字钟，该数字钟具有基本功能，包括准确计时，以数字形式显示时、分，以二极管显示秒的时间和校时功能。2实验要求（1）时的计时要求为12和24进制两种方式，分和秒的计时要求为60进制。（2）准确计时，以数字形式显示时间，分小时，分钟和秒分别用两个七段显示来显示。（3）可以校正时间，两个校时按键，分别校正小时和分钟。（分钟部分电路）其仿真波形为：3、用两片74160组成24/12进制递增计数器（时钟部分）由两片74160组成的能实现12和24进制转换的同步递增计数器如图：（小时部分电路）图中个位与十位计数器均为十进制计数形式，采用同步级连方式。选择十位计数器的输出端QB和个位计数器的输出端QC作为反馈，可实现24进制递增计数。若选择十位计数器的输出端QA与个位计数器的输出端QB作为反馈，则可实现12进制递增计数。因为需要实现12进制与24进制的转换，这里做了一个JK触发器，如图：（JK触发器）当J，K都接高电平时，CLK通过下降沿有效，使Q端的输出在高，低电平之间转换，通过图中的门电路实现当Q为高电平时是12进制，Q为低电平时是24进制。4、EPM7128SLC84-6内部整体电路将以上各电路分别集成秒控制块（S-CT）,分控制块（M-CT）和小时控制块（H-CT）,并加上晶体振荡电路，各控制端和各个输出端，连接成时钟内部控制电路，如图：图中，按键M-CT可将秒脉冲直接引入分计数器，实现分钟校时；按键H-CT可将秒脉冲直接引入小时计数器，实现时钟校时；24-12CT可将下降沿引入小时计数器，实现12小时制与24小时制的转换。图中24个输出端可接8个译码器，最后在显示器上实现小时，分钟与秒钟的显示。整体电路仿真波形为：4、EPM7128SLC84-6内部引脚分布在MAX+plusII中对其各引脚功能的分布如图：其外围电路引脚的实际连接如图：二EPM7128SLC84-6外围电路的设计1外接晶振电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。用外接1MHZ的无源晶振来为内部提供1MHZ时钟信号，晶振旁边加两个小电容来时震荡频率更稳定。电路如图：2控制器件利用三个按键开关分别控制分钟校时，时钟校时和12进制与24进制的转换，在DXP中利用网络连线与EPM7128SLC84-6相应引脚连接。如图：电路的工作原理：在此电路中，开关SMCT和SHCT分别作为分钟和小时的校时按键，当按下开关便给分钟（小时）一个高电平脉冲，相当于给一个脉冲进位，使其计时增加一。S12-24按键用来进行12进制与24进制显示的转换，因为用的用JK触发器实现些功能，而JK触发器工作是下降沿有效，所以当按下开关相当于给一个低电平脉冲，使JK的输出端Q的电平发生变化，实现相应功能。3显示译码器采用七段显示译码器SN7448N：根据逻辑功能知道，显示译码器主要完成将四位二进制输入控制数码管显示（0~9）；可以完成对数字的显示。其实际连接如图：（显示译码器）4显示器:在此电路图中所用的显示器是共阴极形式，阴极必须接地。与显示译码器的实际连接如图：（显示器）5整体电路EPM7128SLC84-6为可编程逻辑器件，其内部大部分是由单独的逻辑门组成，可以对逻辑门进行搭建来完成相应功能。应用软件MAXplusII可以完成对内部功能的搭建，来完成所需功能。再利用网络布线将按键开关，8个显示译码器和8个七段显示器相应连接起来，构成如图：（时钟电路整体原理图）三用DXP完成时钟电路印制板的制作原理图画好后，将时钟电路整体原理