微机原理及单片机应用技术-存储器及其接口

存储器及其接口一、存储器的类型内存（主存）外存（辅存）§4－1存储器概述1、按与CPU的连接程度分类半导体存储器磁存储器光存储器按存储元件材料分类2、半导体存储器（内存）按读写方式分类读写存储器（RAM）只读存储器（ROM）存储器中任何单元的信息都能随时读写存储内容固定不变，联机工作时只能读出不能写入1）随机读写存储器RAM双极型RAMMOS型RAM从制造工艺上可分为由普通的晶体管构成，其特点是存取速度快，但集成度低，功耗大，成本高。多用于速度要求较高的微机系统中。由MOS型场效应管构成，其特点是集成度高，功耗小，价格便宜，但速度比双极型RAM要慢（这是现在计算机普遍使用的一种）静态RAM：主要特点是用变通的双稳态触发器存放1位二进制信息。只要不切断电源，信息就可以长时间稳定的保存。优点是：存取速度快，不需要对所存信息进行刷新；缺点是：基本存储电路中包含的管子数目较多，功耗较大。通常用于微机的高速缓存。特点：存储的信息只能取出，不能改写（存入），断电后信息不会丢失，可靠性高。动态RAM：主要特点是用电容上所充的电荷表示1位二进制信息。因为电容上的电荷会随着时间不断释放，因此对动态RAM必须不断进行读出和写入，以使释放的电荷得到补充，也就是对所存信息进行刷新。优点是：所用元件少，功耗低，集成度高，价格便宜；缺点是：存取速度较慢并要有刷新电路。通常用于微机的内存。2）只读存储器ROM主要用于存放固定不变的、控制计算机的系统程序和参数表，也用于存放常驻内存的监控程序或者操作系统的常驻内存部分，甚至还可以用来存放字库或其他语言的编译程序及解释程序。根据信息的设置方式分类ROMPROMEPROM闪速存储器一般由生产厂家根据用户的要求定制的。信息在芯片制造时由厂家写入。内容不能再被更改可编程ROM出厂时没有写入信息，允许用户采用一定的设备将编好的程序固化在其中。并且一旦写入也不能再更改。可擦除PROM存放在其中的内容可用紫外线照射芯片上的石英窗口而擦除。一般需要30分钟。然后再用专用设备写入新内容。电可擦除EPROM性能与EPROM类似，只是在擦除和改写方面更方便。用电来进行擦除。用户用一般微机即可再行写入新内容。FlashMemory是升级的E2PROM比其整体性能更优二、存储器的性能指标1、存储容量存储器可以存储二进制信息量。存储容量=字数×字长（位数）例：一存储器可存4096个字，字长16位。则：存储容量=4096×16bit=4k×16bit=8kB2、存取速度存储器从CPU接收到寻址单元地址到存储器输入/输出有效数据所需的时间。3、可靠性在一个规定的时间范围之内，存储器芯片能够正确进行读/写操作、不出现读写错误的概率。4、其他指标功耗、集成度、性价比、体积小、使用灵活等三、存储器的分级结构在§2－1已讲CPUcache主存外存图2.1存储器三级结构§4－2常用的存储器芯片An-1A1A0地址译码器存储矩阵三态数据缓冲寄存器...............D0D1Dn-1.....控制逻辑图4.3半导体存储器的内部结构框图一、半导体存储器芯片的结构1、存储矩阵大量的存储元件组成。

N个存储元件对应于可记忆N位二进制代码的存储单元。2、地址译码器

存储矩阵中的所有存储单元都被赋予唯一的单元地址。

M条地址线可寻址的存储单元数为

2M

个3、三态数据缓冲寄存器

数据线根数=每个存储单元中可记忆二进制数的位数。

结合1—3，若共有M条地址线，N条数据线，则该存储体由个存储元件构成。4、控制逻辑

控制信号由CPU及其接口电路送出由能存储1位二进制码的物理器件(触发器)构成二、只读存储器ROM三、随机读写存储器存储器RAM§4－1中已讲，更详细的内容可看教材§4－3存储器与CPU的接口一、存储器芯片与地址总线的连接本质上就是在存储器地址分配的基础上实现地址译码，以保证CPU能对存储器中所有存储单元正确寻址。地址线片选线地址总线从

A0

开始依次与存储器芯片的地址线相连1、线选法：地址的高位直接作为各个芯片的片选信号。寻址时只有一位有效来使片选信号有效。适用于存储芯片较少的存储器设计。不常用看P140例2、译码法：用高位地址进行译码产生片选信号。一般用系统总线对存储器地址线连接剩下的若干位高位地址线进行译码。看P141例其中X可为0或1，故存在地址重叠区，则应选择以下方法才可避免地址重叠冲突

-芯片1：xxxxx000000000000000B-xxxxx011111111111111B芯片2：xxxx0x00000000000000B-xxxx0x11111111111111B芯片3：xxx0xx00000000000000B-xxx0xx11111111111111B芯片4：xx0xxx00000000000000B-xx0xxx11111111111111B～～～则4片62128的存储空间分配理论上分别为：16k╳8有14AB，8DBA13A13A0A0A14A14例:8086连接4片62128构成64kB存储器，62128的地址线A0A13分别连接到地址总线A0A13上，如果采用A14A17分别连接到4片62128的片选信号上，芯片1：xx11

1000000000000000B–xx111011111111111111B芯片2：xx11

0100000000000000B–xx11

0111111111111111B芯片3：xx101100000000000000B–xx10

1111111111111111B芯片4：xx01

1100000000000000B–xx01

1111111111111111B芯片1被片选中时假设A19A18=00芯片1地址范围：芯片2地址范围：芯片3地址范围：芯片4地址范围：芯片2被片选中时38000H–3BFFFH34000H–37FFFH2C000H–2FFFFH1C000H–1FFFFH地址空间是断续的返回芯片1：00000000000000000000B-00011111111111111111B芯片2：00100000000000000000B-00111111111111111111B芯片3：01000000000000000000B-01011111111111111111B芯片4：01100000000000000000B-01111111111111111111B芯片5：10000000000000000000B-10011111111111111111B芯片6：10100000000000000000B-10111111111111111111B芯片7：11000000000000000000B-11011111111111111111B芯片8：11100000000000000000B-11111111111111111111B例:8086连接8片628128构成1MB存储器，628128的地址线A0A16分别连接到地址总线A0A16上，如果采用A17A19经过3—8译码器后的8个输出分别接到8片628128的片选信号上，则存储空间分配范围为：～～～有17AB，8DB128k╳8复习3—8译码器的功能芯片1被选中时芯片2被选中时按习惯换算为16进制，则芯片1地址范围：芯片2地址范围：芯片3地址范围：芯片4地址范围：芯片5地址范围：芯片6地址范围：芯片7地址范围：芯片8地址范围：00000H–1FFFFH20000H–3FFFFHE0000H–FFFFFH……….……..二、存储器芯片与数据总线的连接

存储器芯片的位数不同，那么在与8088CPU的8位数据线相连时，就要采用多片并联的方式。例：1位的存储器芯片，则要用8片

4位的存储器芯片，则要用2片注意：地址线连接。既然并联起来促成一个8位的存储体，则所有并联的芯片的地址相同。（但要同时注意，每个芯片的容量应相等，即每个芯片的地址线根数相同）规则：非字（一个字长=8位）结构的存储芯片多片组合成8位长度，除数据线外所有信号连接在一起。三、存储器芯片与控制总线的连接ROM：输出允许线与CPU的相连RAM：分读/写控制线