微机地址译码2010_第1页
微机地址译码2010_第2页
微机地址译码2010_第3页
微机地址译码2010_第4页
微机地址译码2010_第5页
已阅读5页，还剩4页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

二、存储器地址译码方法 地址译码是存储系统设计的核心。通常，一个存储器是由若干存储芯片构成的。存储器的地址译码被分为片选控制译码和片内地址译码两部分。 片选：用高位地址进行译码后产生存储芯片的片选信号； 片内地址译码：用低位地址译码实现片内存储单元寻址。1、片选控制的译码方法 常用的片选控制译码方法有线选法、全译码法、部分译码法和混合译码法等。（1）线选法 当CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片。图6.4线选法结构示意图。 线选法的优点是连线简单，片选控制无需专门的译码电路。有二点要注意，一是地址重叠；二是存储器地址分布不连续。（2）全译码法 全译码法是将低位地址总线作为片内地址，其余高位地址总线全部作为片外地址使用。例如，CPU地址总线为16位，存储芯片容量为8KB。 采用全译码方式寻址64K容量存储器的结构示意图如图6-5所示。

采用全译码法，无地址间断和地址重叠现象。全译码法有全部地址空间的寻址能力。（3）部分译码法 部分译码法是将高位地址线中的一部分进行译码，产生片选信号。该方法常用于不需要全部地址空间的寻址能力，但采用线选法地址经又不够用的情况。 采用部分译码法时，由于未参加译码的高位地址与存储器地址无关，所以存在地址重叠的问题。部分译码结构示意图如图6-6所示。

（4）混合译码法 混合译码是将线选法与部分译码法相结合的一种方法。图6.7混合译码法结构示意图。显然，采用混合译码法同样存在地址重叠与地址不连续的问题。2.

地址译码电路的设计 存储地址译码电路的设计的步骤如下：①根据系统中实际存储器容量，确定存储器在整个寻址空间中的位置；②根据所选用存储芯片的容量，画出地址分配图或列出地址分配表；③根据地址分配图

人人文库> 全部分类> 应用文书 > 作业报告

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论