计算机组成与系统结构课件：总线与输入输出系统

总线与输入/输出系统8.1概述8.2总线技术8.3输入/输出接口8.4输入/输出技术

8.1概述

8.1.1总线

一台计算机由CPU、存储器、I/O设备三类模块组成,它们通过适当的通路进行连接,连接三类模块的通路的集合称为互连结构(或互连网络)。仅在两个部件之间传递信息的通路称为专用通路,而在不同时刻传递不同部件之间信息的通路称为共享(公用)总线。更广义地讲,总线就是计算机系统中多个部件或设备共用的传递信息的数据通路(电子通道)。

现代计算机系统的典型互连结构是总线。一个总线结构的计算机是指其内部的各种子系统和模块通过公用总线相互连接、通信而构成的计算机系统,它的基本架构如图8.1所示。系统中的所有功能模块均连接在总线上,CPU利用总线对存储器、I/O资源进行管理和操作。图8.1利用单总线进行连接通信的计算机系统

例如,将计算机系统主存中的数据输出到外设的过程如下:

(1)CPU送出存储单元地址到AB(地址总线),并通过AB送到主存模块,主存模块对接收到的主存地址进行译码,从而选中指定的存储单元。

(2)CPU发出读控制信号(RD)至CB(控制总线),并通过CB送到主存模块,使主存芯片对指定的主存单元进行读出操作。

(3)从主存指定单元中读出的数据被加载至DB(数据总线)。

(4)CPU送出I/O地址到AB,I/O接口对AB上的I/O地址进行译码,以确定待操作的I/O设备(接口)。

(5)CPU发出写控制信号(WR)至CB,并通过CB送到选定的I/O设备(接口),使I/O设备(接口)对DB上的数据(从主存中读出的)进行接收操作。至此,完成了将主存中的数据输出到外设的传输过程

从上述过程可以看出,任何模块间的信息(地址、数据、控制)都是通过总线来传递的,总线成为系统的中枢、信息的通路,自然而然地成为了影响系统性能的一个重要的组成部分。

8.1.2输入/输出系统

当利用总线将计算机系统中的各模块连接在一起之后,计算机如何与外部世界发生联系,输入/输出设备如何与计算机有效连接便成为输入/输出系统设计要解决的关键问题。输入/输出系统由输入/输出设备、输入/输出接口、输入/输出控制器、输入/输出控制管理软件等部分组成,它主要实现如下功能:

(1)将各种输入/输出设备有效地接入到计算机系统中。

(2)将计算机外部输入设备的信息输入到计算机内部,以便能够得到加工处理,该功能简称为输入操作。

(3)将计算机内部存储或加工处理的信息输出到计算机之外,以提供给计算机外部的输出设备使用,该功能简称为输出操作。也就是说,输入/输出系统主要负责完成计算机系统与输入/输出设备之间的信息交换。

输入/输出系统的设计目标主要有两点:

①使CPU与外部设备在处理速度上相互匹配;

②尽可能实现CPU与外部设备并行工作,提高系统工作效率。

8.1.3外部设备

输入/输出设备与外部存储器统称为外部设备,简称外设。外设种类繁多,差异很大。一种非常有用的分类方法是将外设分为字符设备(CharacterDevice)和块设备(BlockDevice)。字符设备以字符为单位做数据输入或输出,显示器、打印机、鼠标、(游戏)操纵杆属于此类。块设备以数据块为单位做数据输入或输出,块的大小一般为512~32768字节,硬盘、光盘、磁带属于此类。无论是I/O设备的输入/输出操作,还是外存的读写操作,输入/输出系统对外设的管理都是通过采用适当的输入/输出技术来实现的。

输入设备有多种,最常用的有鼠标、键盘、触摸屏和游戏控制器等。

(1)鼠标:按工作原理可分为机械鼠标、光学鼠标和激光鼠标等,现在最常见的是光学鼠标;按接口可分为PS2、USB、无线鼠标等。

(2)键盘:按工作原理可分为机械键盘、塑料薄膜键盘、电容键盘等;按接口可分为PS2、USB、无线键盘等。

(3)触摸屏:近十几年引入的新输入方式,广泛用于平板电脑、手机、电子书阅读器等,按工作原理可分为红外型、电阻型和电容型等。

(4)游戏控制器:专用于视频游戏操作的输入设备。典型示例如任天堂的Wiimote和微软的Kinect,它们都采用了计算机视觉技术来捕捉人体的动作。

输出设备也有多种,最常用的有打印机、显示器等。

(1)打印机:将计算机的运行结果、存储信息等打印在纸或其他介质上的常用输出设备。常见的打印机有针式打印机、喷墨打印机、激光打印机等。

(2)显示器:常见的显示器是液晶显示器,而有机发光二极管(OrganicLight-EmittingDiode,OLED)显示器是发展趋势。显示器接口主要有VGA、DVI、HDMI、DP等。

8.2总线技术

总线是计算机系统的互连机构,是连接两个或多个总线设备的公共通信线路,是一组有定义的、可共享的、可传递0/1逻辑信号的连接线。总线设备是总线上连接的各种器件、部件、模块等计算机功能部件的统称,它分为主设备(Master)和从属设备(Slave)。主设备是总线上的主控器,是发布控制命令的设备,典型示例是CPU。而从属设备是总线上的被控对象,是接受控制命令的设备,典型示例是存储器和I/O设备。

8.2.1总线类型与结构

1.总线类型

为了适应各种连接对象,达到有效连接的目的,总线被设计成多种类型。以下是常用的几种分类方法。

1)按连接层次划分

按照总线连接对象在计算机系统中所处的层次不同,总线可分为:

(1)片内总线:连接CPU内部各寄存器、运算器等功能部件的公共连接线。片内总线可以使CPU内部设计、功能扩展和升级更容易。

(2)系统总线:连接计算机内部CPU、主存、I/O接口等各功能模块的公共连接线,它由地址总线、数据总线、控制总线组成。系统总线也称为内总线,是构成计算机的重要组成部分。

(3)通信总线:计算机之间、计算机与外设之间进行连接的连接线。通信总线也称为外总线或I/O总线,是构成计算机系统的重要组成部分。

2)按数据位数划分按照总线中数据线的多少不同,总线可分为:

(1)并行总线:含有多条双向数据线的总线。

(2)串行总线:只含有一条双向数据线或两条单向数据线的总线。

3)按用法划分按照总线的使用方式不同,总线可分为:

(1)专用总线:只连接一对功能部件的总线。

(2)公用(共享)总线:多个部件、模块、设备共用的互连线。

共享总线也有很多好处。通过标准化共享总线,可以使系统结构模块化,总线接口标准化,部件选用更灵活,成本造价更低廉。

系统总线是典型的共享总线,计算机中的CPU、存储器模块、各种外设就是通过共享系统总线互连在一起的。

2.总线特性

总线不是简单的一组连接线,在所有标准化的总线规范中,总线是被全方位加以规定的。

1)总线的特性通常总线规范中会详细描述总线各方面的特性,如机械特性、电气特性、功能特性和时间特性。

(1)机械特性:规定了总线的线数,传输线采用的材料,总线插头、插座的形状、尺寸和信号线的排列等要素。

(2)电气特性:规定了总线中每条信号线的有效形式、电流或电压的变化范围、信号传送的方向(输入或输出)、信号采用单端或双端(差动)表示、信号是单向传输或双向传输、信号上拉电阻阻值、驱动电路等要素。

(3)功能特性:规定了总线中每条信号线的功能及数据传输协议。总线信号按功能分为:地址信号、数据信号和控制信号三类,所有地址信号线组成地址总线,所有数据信号线组成数据总线,所有控制信号线组成控制总线。

(4)时间特性:规定了总线的工作时序,即在总线上完成各种操作时,相关信号状态变化与时钟节拍(时间)之间的关系。

2)总线的性能指标

我们可以多方面设计和评价一个总线的性能,如总线是否具有即插即用(PlugandPlay,PNP)功能,是否支持总线设备的热插拔,是否支持多主控设备,是否具有错误检测能力,是否依赖特定的CPU等,但以下参数是衡量总线性能很重要的指标。

(1)总线带宽:即总线的最大数据传输率(数据传输率定义为每秒传输的字节数)。在同步通信方式中,总线的带宽与总线时钟密不可分,总线时钟频率的高低决定了总线带宽的大小。总线的实际带宽会受到总线长度(总线延迟)、总线负载、总线收发器性能(总线反射、终端匹配)等多方面因素的影响。

例8.1PCI总线的时钟频率为33MHz/66MHz,当该总线进行32/64位数据传送时,总线带宽是多少?

解假设一个总线时钟周期T完成一个数据的传送,时钟频率为f,数据位为n,则总线带宽B为

总线带宽如表8.1所示。

(2)总线宽度:即总线的线数,它决定了总线所占的物理空间和成本。对总线宽度最直接的影响是地址线和数据线的数量。主存空间和I/O空间的扩充使地址线数量增加,并行传输要求有足够的数据线。如64位的数据线和64位的地址线在高档微机中已较为普遍,在大型高性能计算机中数据线和地址线更多。对于并行总线,数据线和地址线的复用是减少总线线数的有效方法;对于串行总线,则通过定义极少的(甚至没有)控制信号及1位(或2位单向)数据线来大幅减少总线线数,其代价是需要较复杂的数据传输格式和协议。如USB总线只有4条线,即2条数据线(差动传输)、1条电源线和1条地线,但它的数据传输格式比较复杂,如图8.2所示。图8.2USB包格式

例8.2使用ISA总线的20条地址线时,允许寻址的主存空间有多大?使用PCI总线的32条地址线时,允许寻址的主存空间又有多大?

解

(3)总线负载:连接在总线上的设备的最大数量。大多数总线的负载能力是有限的,如CompactPCI总线最多可以支持7个PCI设备,USB总线利用Hub(集线器)支持最多127个USB设备的连接。PCI总线允许在一条总线中最多接入32个物理部件(总线设备,早期版本限制为10个),每一个物理部件可以含有最多8个不同的功能部件(称为功能)。除去用于生成广播消息的一个功能部件地址外,在一条PCI总线上最多可有255个可寻址功能部件。

3.总线结构

在早期的计算机系统中,总线只有一个,称为单总线结构,如图8.1所示。系统中的所有部件都连接在唯一的系统总线上,当总线上一对功能部件(如CPU与存储器)进行信息交换时,其他所有部件的信息传送操作都必须停止,单总线结构使许多操作无法并行进行,严重影响了计算机速度的提高。因此,单总线结构是早期计算机系统速度提高的瓶颈。另外,总线设备性能不一,差别巨大,单总线结构要想适应大量总线设备的连接,势必出现复杂性增加而性能可能下降的状况。

多总线结构是由两种以上总线组成的系统互连结构。多总线结构有多种结构形式,如图8.3所示的是其中一种。它由三种功能的总线集合而成,即系统总线、内存总线、I/O总线。利用不同功能的总线,可以实现不同模块间的相互连接和不同功能的并行处理。例如,当CPU利用内存总线访问某主存区域时,DMA控制器(一种总线主设备)可以利用I/O总线控制另一个主存区域与I/O设备间的数据交换。图8.3多总线结构示例

PCI(PeripheralComponentInterconnect,外部组件互连)总线结构是一种典型的多总线结构。图8.4是一个基于PCI总线的系统示意图。利用专用的CPU总线和存储器(M)总线实现处理器、Cache和主存(MM)的连接。桥接器是PCI总线接口器件,是PCI总线上的一种特殊PCI设备,在将系统中的设备连接到PCI总线上起关键作用。图8.4一个基于PCI的系统示意图

多总线结构中的专用总线在设计上可以与连接设备实现最佳匹配,所以每条总线都可以是精干、快速的。更重要的是,多总线结构的核心优势是支持并行操作,而并行技术是当前计算机提高速度或吞吐量的最有效手段。

8.2.2总线信息传输方式

1.总线操作

在计算机系统中,所有功能的实现基本上是由两类操作相互配合而达成的,其一是数据在功能部件内部进行加工处理,其二是数据在功能部件之间进行有效传输。在总线结构中,各功能部件(总线设备)之间为实现各种功能所需要的控制、状态、数据等信息是利用共享总线来传输的,所以在总线上为配合某种功能的实现而进行的各种信息的传输称为总线操作。

总线操作有两种:读操作和写操作。总线读操作是从属设备通过总线向主设备传送数据。总线写操作是主设备通过总线向从属设备传送数据。总线操作的具体实现与采用哪种总线通信方式、地址/数据总线是否复用等密切相关,通常用时序图来描述。

图8.5、图8.6为PCI总线的读/写操作时序图。图8.5PCI总线的基本读操作时序图8.6PCI总线的基本写操作时序

总线上除了读/写操作之外,通常还有中断请求/响应、总线请求/授权等操作。图8.7是PCI总线的中断响应时序。与传统的中断控制器8259(见8.4.2节)双周期响应不同,PCI运行的是单周期响应。将x86CPU的两周期中断响应形式转换为PCI的一周期形式是很容易由桥(Bridge)来完成的,桥丢弃了来自处理器的第一个中断响应周期。图8.7PCI总线的中断响应时序

2.数据传输方式

总线上进行一次传输的过程大致分为5个阶段:传输请求、总线仲裁、部件/设备寻址、数据传输和总线释放。其中数据传输的基本方式有并行传送方式、串行传送方式、分时传送方式和消息传送方式。

1)并行传送方式

并行传送方式主要是针对数据传输而言的,当一个数据的每一位利用多条数据线同时传输时构成并行传送。

并行传送的传输速率高,一般在高速传输的场合使用。

2)串行传送方式

串行传送方式也是针对数据传输而言的,当一个数据的各位利用一条数据线依次进行传输时构成串行传送。

串行传送距离远,所以在计算机系统之间、计算机系统与设备之间常采用串行数据传送方式。串行传送需要最少的数据线,传输成本低。但串行传送的传输速率相对较低,一般在中、低速传输的场合使用。

串行传送对数据传输的控制可以采用同步通信方式,也可以采用异步通信方式。

3)分时传送方式

分时传送方式是指在不同时段利用总线上同一个信号线传送不同信息。

分时复用的信号需要时间信息或控制信号来加以分辨,且不能同时有效,所以,分时传送方式会使总线操作速度有所下降,控制复杂度有所增加。但总线线数的显著减少可以极大地降低总线成本。

4)消息传送方式

消息(Message)是一种规定格式的数据包,该数据包包含地址、数据或控制等信息。消息传送以猝发方式传递消息包。猝发方式(BurstMode)是在一个总线周期中利用一个地址段和多个数据段连续传输数据的一种手段,也称为并发或成组传输。消息传送使一次传输实现更快、更多的信息传递,所以是现代总线广泛使用的数据传输方式,如PCI、USB等总线均采用消息传送方式。

3.总线通信方式

在总线上通信需要收发双方的时间配合或控制,这种时间配合或控制称为总线定时或总线通信,其实质是一种协议或规则,它有两种基本方案:同步(Synchronous)通信和异步(Asynchronous)通信。

1)同步通信方式

一个同步通信总线包括一个收、发双方公用的时钟(在控制线中)和一个固定的协议(Protocol),该协议用于与时钟相关联的通信。在同步通信方式中,利用时钟的边沿(如上升沿)来确定其他总线信号有效或被识别的时刻。

同步通信总线有两个主要的缺点:其一,总线上的每个设备必须以相同的时钟速率运行,且时钟速率由慢速设备决定;其二,由于时钟偏移(ClockSkew)问题,使得同步通信总线若快速就不能太长。

2)异步通信方式

异步通信总线不用公共时钟定时,总线中没有时钟线,也因此克服了同步通信总线的两个主要缺点,进而可以连接更广泛的设备。为协调发送设备和接收设备之间的数据传递,异步通信总线使用了握手协议(HandshakingProtocol),该协议利用一组附加的控制线来实现。握手协议由一系列操作步骤组成,从当前步骤进入到下一个步骤必须在收、发双方确认当前步骤已经完成时才能进行。

典型的握手信号有数据就绪(DATARDY)/请求(REQ)和应答(ACK),两握手信号有三种协议方式:非互锁、半互锁、全互锁。图8.8是由发送设备发起的异步数据传输握手时序,握手信号为发送设备发出的DATARDY和接收设备发出的ACK。图8.9是由接收设备发起的异步数据传输握手时序(全互锁),握手信号为接收设备发出的DATAREQ和发送设备发出的ACK。图8.8由发送设备发起的异步数据传输握手时序图8.9由接收设备发起的异步数据传输握手时序(全互锁)

在串行异步通信中,采用了一种更为简单的通信方式,即在串行异步通信总线中,既不用握手信号,也没有时钟线,它利用收、发双方事先约定的数据传输格式和传输速率来协调数据的传输。例如,在早期计算机系统中普遍使用的RS232串行异步通信总线上,收、发双方使用各自的时钟,采用最简单的3线(发送线、接收线和地线)连接结构或7/9线连接结构,按照事先约定的数据传输格式(如图8.10所示)和相同的串行传输波特率,收、发双方就可以实现数据的发送或接收。图8.10串行异步通信数据格式

8.2.3总线仲裁

在共享总线上,允许连接多个总线主设备和从属设备,有可能出现多个主设备同时要求使用总线的情形。由于所有的总线操作都是由主设备发起或控制的,因此为了防止总线竞争,共享总线上某时刻只允许一个主设备使用总线,并实施对总线的控制。哪个主设备可以使用总线的选择机制称为总线仲裁(BusArbitration)。仲裁依据是主设备使用总线的优先级。仲裁机制可分为集中式仲裁和分布式仲裁两类。

1.集中式仲裁

集中式仲裁采用一个中央总线仲裁器(也称为总线控制器),由它来决定总线上同时提出使用请求的主设备的总线使用优先级。许多系统将总线仲裁器置于CPU内部,也有些系统将其做成一个集成芯片。集中式仲裁有典型的三种方式:菊花链(DaisyChaining)仲裁方式、轮询(Polling)仲裁方式和独立请求(IndependentRequesting)仲裁方式。这三种方式的不同在于所需控制线的数量和仲裁的速度。为了优势互补,有些系统将几种仲裁方式加以组合。

1)菊花链仲裁方式

图8.11所示为菊花链仲裁方式。该方式使用三个控制信号:总线请求BR(BusRe-quest)、总线授权BG(BusGrant)、总线忙BB(BusBusy)。参与仲裁的所有总线设备的请求信号BRi与BR线连接,当BR有效时,表示有一个或多个总线设备请求使用总线。总线仲裁器仅在BB无效(总线不忙)时响应BR,使BG有效。接收到BG有效的设备将自身连接到总线上,并在其使用总线期间将BB线置为有效。图8.11菊花链仲裁方式

菊花链仲裁逻辑可表示为(假设BR、BG、BB均为高有效)

其中,BRj为设备Dj发出的总线请求信号,BBj为设备Dj发出的总线忙信号,它们是通过集电极开路门输出到BR或BB线上的,称为“线或(Wired-OR)”。

菊花链仲裁只需要三个控制线和简单的仲裁电路,对参与仲裁的设备数量基本无限制。由于优先级是由BG链路的连线确定的,因此不能更改。在高优先级的设备有足够高的请求率时,可能会封锁低优先级设备对总线使用的请求。若BG链路出现问题,将会严重影响正常的仲裁。

2)轮询仲裁方式

在轮询(也称计数查询)仲裁方式中,先为每一个参与仲裁的设备分配唯一的设备地址,所有的设备地址是连续的,然后利用一组与所有设备直接连接的轮询计数(Poll-Count)线替代菊花链的BG线,如图8.12所示。所有设备的请求信号仍然接到公共的BR线上,仲裁器响应BR时,在轮询计数线上生成一组顺序的数值(与设备地址一致),每一个设备用自己的设备地址与计数线上的数值作比较,比较结果相等且有总线请求的设备获得总线使用权。获得总线使用权的设备使BB有效,并将自身连接到总线上。图8.12轮询仲裁方式

轮询仲裁逻辑可表示为

其中,Addj为设备Dj的设备地址,poll_count为仲裁器输出的轮询计数值。

总线设备的优先级由其设备地址在轮询顺序的位置决定。当用计数器生成轮询计数值时,计数器有两种设计方法:

一是循环计数,

二是采用总线忙信号复位计数器。

方法一使各仲裁设备具有相同的优先级,

方法二使各仲裁设备优先级由计数查询顺序决定。

3)独立请求仲裁方式

独立请求仲裁方式要求共享总线的每个设备有独立的BR线和BG线,如图8.13所示。总线仲裁器可以直接识别所有的请求设备,并做出快速的响应。总线仲裁器决定设备的优先级,且优先级可编程。总线仲裁器内部的优先级比较电路对同时提出总线请求的设备优先级进行比较,优先级高的设备先得到BG信号而获得总线使用权。只有获得总线使用权的设备才能使BB有效,并将自身连接到总线上。图8.13独立请求仲裁方式

独立请求仲裁逻辑可表示为

独立请求方式的主要缺陷是,为了控制n个设备需要2n条BR线和BG线连接到仲裁器上。相比较而言,菊花链仲裁方式仅需2条线,轮询仲裁方式需lbn+2条线。

2.分布式仲裁

分布式仲裁不需要中央仲裁器,仲裁逻辑分布在各个设备中。

图8.14所示的是自举分布式仲裁方式,所有设备的忙信号采用“线或”方式连在一起,所有设备可以监听总线忙BB和比它优先级高的设备发出的总线请求BRi,各设备仅在总线不忙且没有高优先级设备请求的情况下获得总线使用权。图8.14自举分布式仲裁方式

假设图8.14中设备的优先级从高到低依次为D1D2…Dn,则设备仲裁逻辑可表示为

与集中式仲裁相比,图8.14提供的自举分布式仲裁在信号线数量上并没有优势,并且连接到共享总线上的设备数量还受到总线请求线数量的限制,但分布式仲裁防止了总线潜在的浪费。NuBus(MacintoshⅡ的底板式总线)和SCSI总线采用此方案。图8.15链式分布式仲裁方式

图8.15所示的是一种链式分布式仲裁方案,它除了没有中央仲裁器外,与菊花链仲裁方式十分相似。它的仲裁逻辑为

图8.15的链式分布式仲裁方式对总线上连接的设备数量没有限制,且仲裁所需的信号线极少,所以它是一种廉价的、高速的方式。又因为不用中央仲裁器,所以不会导致仲裁失败。

Ethernet(以太网)总线采用的是冲突检测分布式仲裁方式。当某设备要使用总线时,它首先检查是否有其他设备正在使用总线,如果没有,它就置总线忙,然后使用总线。若两个以上设备同时检测到总线空闲,它们就可能会立即使用总线而发生冲突。一个设备在传输过程中,它会侦听总线以检测是否发生了冲突,当冲突发生时,所有设备都会停止传输,延迟一个随机时间后再重新使用总线。各设备经过不同的随机延迟后,总会有一个设备先使用总线,从而使冲突得到解决。

Futurebus+(未来总线)总线采用的则是并行竞争分布式仲裁方式。这个方式规定总线上的每个设备都有唯一的仲裁号,需要使用总线的主设备把自己的仲裁号发送到仲裁线上,这个仲裁号将用于并行竞争算法中。每个设备根据竞争算法的结果决定在一定时间后是占用总线还是撤销仲裁号。并行竞争分布式仲裁是一种较复杂但有效的裁决方案。

8.2.4典型的总线

为了支持越来越强大的计算机系统,对总线的性能要求越来越高,总线的设计及数据传输协议也越来越复杂。总线宽度(线数)、总线时钟、总线仲裁、总线操作等问题都会对总线性能有直接的影响。所以从性价比、适用性等多方面考虑,目前还无法设计一种万能总线,总线设计领域仍然是百花齐放、不断发展的局面。在众多的标准总线中,PCI总线、PCIe总线和USB总线可以说是当代总线的佼佼者。

1.PCI总线

由于图形界面及高速音频、视频数据传输的需求,Intel公司于1991年首先提出了PCI总线的概念。之后,Intel联合IBM、Compaq等100多家公司共同开发PCI总线,并成立了PCI特别兴趣组(PCISpecialInterestGroup,PCI-SIG)来管理、制定PCI总线标准。1992年PCI总线1.0版本正式发布。为了同步推进PCI总线的应用,Intel等公司开始研发各种面向PCI标准的总线接口芯片,使PCI总线很快就成为了PC中的主流系统总线。随后2.0版本(1993年4月)、3.0版本(2004年4月)的发布使PCI总线完全占据了PC中的系统总线市场。

PCI总线是一种并行同步的系统总线,总线宽度为120或184线。PCI总线具有如下特征:

(1)不依赖处理器;

(2)每条总线支持256个功能设备;

(3)支持多达256条PCI总线;

(4)低功耗;

(5)支持猝发式事务处理(数据传输);

(6)最高时钟频率为33/66MHz;

(7)数据总线宽度为32/64位;

(8)访问时间为2时钟周期写,3时钟周期读;

(9)并发的总线操作;

(10)支持总线主设备;

(11)隐藏的总线仲裁:集中式的独立请求仲裁方式,PCI规范未规定仲裁算法;

(12)低的管脚数目:49个必备信号、52个可选信号;

(13)事务处理完整性检验;

(14)三个地址空间:存储器空间(4GB,可达到16EB)、I/O空间(64KB,可达到4GB)和配置空间(用于PnP);

(15)自动配置,实现即插即用(PnP);

(16)软件透明;

(17)具有不同尺寸的插件卡。

2.PCIExpress

为了进一步提高传输速度,英特尔公司于2001年提出了PCIExpress(即PCIe)标准,旨在替代之前的PCI、PCI-X等总线标准。PCIe与PCI总线有本质区别,PCIe是一种点到点的互联机构,借鉴了计算机网络,特别是交换式以太网的思路,将CPU、主存和各种输入/输出接口芯片作为端结点,通过交换网络进行连接。每一个输入/输出接口芯片通过专门的点到点连线连接到交换网络,而点到点连线由若干信道(Lane)组成,每个信道由两条双向的串行线路构成,因此,在本质上PCIe是串行总线,并非和PCI一样是并行总线。

图8.16为PCIe拓扑结构示意图。根复合体(RootComplex)用于将CPU和主存与PCIe交换网络连接起来,一般用芯片组实现。PCIe端结点(Endpoint)为输入/输出设备或接口控制器,例如网卡、显卡等,通过点到点线路连接到交换网络。交换网络(Switch)负责将PCIe信息流从一个端结点传送到另一个端结点。图8.16PCIe拓扑结构图

在PCIe的网络中,信息以数据包的形式传送。数据包从发送端结点发出,经过交换网络的转发,最终传送到接收端结点。每个终端结点和交换结点的PCIe端口(Port)都有协议栈,类似于计算机网络领域的TCP/IP协议栈。PCIe协议栈如图8.17所示,其包括以下四层。图8.17PCIe协议栈

1)物理层

物理层(PhysicalLayer)在最底层,它负责将信息流从一个结点传送到相邻结点。

2)数据链路层

数据链路层(DataLinkLayer)的主要任务是在相邻结点之间的PCIe链路上正确传送数据包。

3)事务层

事务层(TransactionLayer)主要根据软件层的读写请求生成TLP并发送以实现数据的读写操作。

表8.2列出了常用操作的Posted或Non-Posted属性,观察该表可以发现,仅有主存写和消息是Posted,而其他操作都是Non-Posted,其原因在于将主存写操作设计为Posted可以提高传送效率。

每个事务使用以下四种地址空间:

(1)主存空间:包括主存和PCIe设备I/O地址空间,主存空间的一部分映射到I/O设备。

(2)I/O空间:用于兼容旧的PCI设备。

(3)配置空间:用于读写I/O设备中的配置寄存器。

(4)消息空间:用于传送控制信号,例如中断、错误处理或功耗管理等。

其中,前三种地址空间是从PCI/PCI-X总线继承过来的,而第四种消息空间是PCIe独有的。消息空间取代了PCI总线中控制信号的作用。对四种地址空间操作的事务类型如表8.3所示,其主存读锁定请求事务的目的是实现对数据的原子读写操作,用于兼容PCI设备;Type0和Type1配置读写事务,也是为了兼容PCI总线。

4)软件层

软件层是操作系统与PCIe的接口,它可以模仿PCI总线,使得已有操作系统可以不经修改直接运行于PCIe之上,这是PCIe兼容PCI总线的基本方式。

典型的事务层报文TLP如图8.18所示。其中,报头、数据和ECRC的TLP核心部分由事务层建立,报头和数据部分根据软件层传来的命令确定。图8.18事务层报文TLP结构

3.USB总线

USB(UniversalSerialBus,通用串行总线)是由Compaq、Hewlett-Packard、Intel、Lucent、Microsoft、NEC、Philips这7家公司联合开发的通用串行总线,其总线规范几经修订,形成了现在广泛使用的3.0版本。

产生USB的原始动力是PC与电话连接的需求,易于使用及端口膨胀的需求,而对USB的现行推动力是PC性能的不断提高、大数据量传输的要求以及外设性能与功能的增长。

在USB2.0规范中,USB允许以三种速率传输数据:

(1)高速(High-speed),其传输位速率为480Mb/s。

(2)全速(Full-speed),其传输位速率为12Mb/s。

(3)低速(Low-speed),其传输位速率为1.5Mb/s。

USB总线具有如下特征:

(1)性能优良。USB是一种快速的、双向的、低成本的、可热插拔的串行通信总线。

(2)即插即用。USB连接模式单一,不需要用户了解详细的电气特性;能够自我识别外设,能自动在驱动器与配置间进行功能映射;可动态地加入与重新配置外设。

(3)适用范围宽。USB适用于带宽范围从几千位每秒到几百兆位每秒的设备;支持同一束电缆以同步或异步方式传输信息;支持多设备的并行操作;支持最多127个物理设备;支持主机与设备间的多数据和消息流传输;允许接入复合设备。因为协议的额外开销较低,所以总线利用率很高。

(4)支持实时数据操作。USB对电话、音频、视频等设备提供了足够的带宽和极低的等待时间。

(5)灵活。USB允许传送不同大小的包,并根据包的大小与等待时间来确定设备数据传输率的变化范围;它在协议中建立了用于缓冲处理的流控制。

(6)健壮。USB在协议中建立了错误处理/故障恢复机制;可实时识别动态加入和移走的设备,支持故障设备的识别。

(7)与PC工业有协同作用。USB协议对于设计与集成来说是简单的;它与PC的即插即用结构相一致;对现有的操作系统接口具有影响力。

(8)提供低成本实现方案。提供低成本电缆和连接器,适应低成本外设的开发。

(9)USB结构可以升级为在一个系统中支持多个USB主机控制器。

4.总线的应用

作为总线应用的一个示例,图8.19给出的是采用Intel955芯片组的PC系统。该系统采用了先进的Core2双核处理器,内含PCI、PCIe、USB2.0、SMBus(SystemManagementBus)等多种总线。与以PCI总线为核心构建系统架构(参见图8.4)的情形不同,该系统架构的核心是芯片组,系统完全是围绕着955芯片组(MCH955+ICH7组合)来组建的,PCI总线在此扮演的仅仅是与USB等总线类似的角色。图8.19采用Intel955芯片组的PC系统

8.3输入/输出接口

CPU或I/O处理器、总线、I/O接口、I/O设备、I/O管理控制软件等构成了输入/输出系统,该系统的任务是将各种I/O设备的信息输入到计算机系统或将计算机系统的信息输出给I/O设备。输入/输出系统作为计算机系统与外界联系不可缺少的重要组成部分,它的工作方式直接影响到计算机系统的性能。对输入/输出系统的研究涉及两个方面:

一是如何将I/O设备与计算机相连接;

二是如何快速、有效地使I/O设备与计算机进行信息交换。本节重点讨论I/O设备与计算机连接的问题,8.4节重点讨论I/O设备与计算机通信的问题。

I/O设备种类繁多,在功能、操作方式、速度、信号等方面差异巨大,它们中的绝大多数与总线信号、速度等不相符而不能直接和总线相连接。一种普遍采用的有效的方式是利用I/O接口连接,如图8.20所示,该模型也适用于硬盘、光盘等外存与系统总线的连接。

图8.20I/O设备与总线连接的一般模型

1.I/O接口的作用及模型

I/O接口不是I/O设备与总线之间简单的连接线,它除了在I/O设备与总线之间提供基本的信息传输通道传递数据之外,还负责I/O设备与总线之间的设备选择、设备控制、信号形式转换、速度匹配、数据缓存、错误检测、负载匹配、支持中断等功能的实现,甚至对于某些复杂的外设,I/O接口还是“智能”的控制器。

简单I/O接口和智能I/O接口在硬件逻辑的复杂性上相差很大,但从程序员的角度来看,所有I/O接口可以隐藏外设的定时、机电、数据格式等细节,它们的差别仅仅在于接口内部可读/写的寄存器或缓冲器的数量不同。

典型的I/O接口模型如图8.21所示。图8.21I/O接口模型

2.I/O接口设计

I/O接口设计是输入/输出系统硬件设计的重要一环。I/O设备不同,其接口电路有很大差别。对于简单的I/O设备,可以使用厂家提供的某些设备芯片(如三态缓冲器、锁存器、可编程并行接口芯片、可编程串行接口芯片等)设计满足接口要求的I/O接口电路。对于复杂的I/O设备,可以利用厂家提供的单片机、微控制器(MCU)、嵌入式处理器等设计满足设备要求的I/O控制器,I/O控制器实质就是一个微小型的计算机系统。

在图8.21中,对端口寄存器的寻址是对地址总线AB上CPU发出的I/O地址进行译码来实现的,地址译码器是I/O接口中IO控制逻辑的一部分。采用接口芯片设计I/O接口电路时,地址译码器设计是I/O接口设计的重要内容之一。

例8.3发光二极管是一种非常简单且常用的外设,假设将发光二极管连接在计算机系统中的ISA总线上,且为该外设分配的I/O地址为8820H,试设计发光二极管的接口电路。

解用锁存器作为接口芯片可以非常方便地将发光二极管接入到计算机系统总线上。锁存器有多种型号,在此选用74LS273。

发光二极管的接口电路如图8.22所示,译码电路对I/O地址8820H进行译码。在图8.22发光二极管接口电路

如果外设是数字化的并行设备,接口芯片应选择三态缓冲器、锁存器、可编程并行接口芯片等能够提供并行数据传输的器件;如果外设是数字化的串行设备,接口芯片应选择可编程串行接口芯片等能够提供串并数据转换的器件;如果外设是模拟设备,接口电路中应加入A/D或D/A转换器。如果外设速度较快或希望与计算机并行工作,则接口电路最好设计为具有“智能”的I/O控制器(或称设备控制器)。

8.4输入/输出技术

面对复杂的I/O设备,应采用不同的输入/输出技术以满足各种I/O设备与计算机进行信息交换的要求。目前可以采用的输入/输出技术有:程序查询(ProgrammedI/O)方式、中断(Interrupt-drivenI/O)方式、直接存储器存取(DirectMemoryAccess,DMA)方式、I/O通道(I/OChannel)方式。

选择I/O技术的基本原则是:

①能满足用户的数据传送速度要求且不丢失数据;

②系统开销尽量小;

③能充分发挥硬件资源的能力(使I/O设备与CPU尽可能并行工作)。

8.4.1程序查询方式

程序查询方式是最简单的输入/输出技术,每个计算机系统都具备。利用程序查询I/O,可以实现处理器(通过接口)与I/O设备之间的数据交换。

程序查询方式的实现不是仅有软件(程序)就可以了,它必须有硬件的支持。实现程序查询方式的前提是必须有I/O接口,I/O接口中必须要有状态寄存器,该状态寄存器中要能够记录I/O设备的工作状态或与输入/输出操作关联的接口的工作状态。

程序查询方式要求所有的I/O操作必须在CPU的直接控制下完成,也就是说,每个数据传输操作都由CPU执行指令来实现。图8.23描述的就是程序查询方式下CPU要执行的一段程序。首先,CPU读取状态端口寄存器获得I/O设备当前的工作状态,如果I/O设备未准备就绪,则CPU等待并不断查询I/O设备的状态;如果I/O设备已准备就绪,则CPU发出读或写数据寄存器的命令,完成将I/O设备的数据读入CPU内部寄存器或将CPU内部寄存器的数据输出到I/O设备中的I/O操作。图8.23程序查询I/O流程

例8.4某外设与80386DX微机系统的连接电路如图8.24所示,当外设不忙(BUSY=0)时,可以从外设获取数据;当外设忙(正在准备新数据)时,不可以操作外设。请利用程序查询方式编写从外设获取1000个数据并存于以BUFFER为首地址的主存区域的程序段。图8.24程序查询I/O操作示例

解图中74LS244为三态缓冲器,是外设与80386DX微机系统总线之间的输入接口器件,上边的74LS244为8位数据输入端口寄存器,端口地址为7CH,下边的74LS244为状态端口寄存器,端口地址为7DH。80386DX微机的32位I/O系统的地址空间分为4个体(Bank),每个体支持8位数据的输入/输出,分别用BE0、BE1、BE2、BE3选择。

8.4.2中断方式

程序查询方式主要有以下限制:

(1)I/O数据传输速率低。CPU测试I/O设备状态,为I/O设备服务(进行I/O操作),通常需要执行若干条指令,当连续传输一批数据时,至少执行7条指令(参见例8.4)才能完成一个数据的传输,这极大地限制了I/O数据传输率的提高。

(2)CPU工作效率较低。由于CPU花费较多的时间进行I/O设备状态的查询,因此在单位时间内完成的任务数量较少,导致工作效率不高。

(3)不能保证及时响应I/O设备的I/O服务请求。当I/O设备较多时,由于CPU只能轮询I/O设备的状态,会出现设备已准备就绪但还未轮到被查询的情况,这样CPU就不能为这个已准备就绪的设备及时进行输入/输出操作。

中断是解决上述问题的有效方式之一,是I/O设备获得CPU服务的主要方式。让CPU摆脱检测I/O设备状态转而执行其他任务,且仅在I/O设备准备就绪时CPU才直接、快速访问I/O设备,中断可以极大改善计算机的I/O特性

中断是指中断源在需要得到CPU服务时,请求CPU暂停现行工作转向为中断源服务,服务完成后,再让CPU回到原工作状态继续完成被打断的工作。从程序运行的角度来看,中断是一种程序控制流的变化,如图8.25所示。当中断发生时,CPU暂停当前正在执行的程序,将控制权交给中断处理程序,由中断处理程序执行中断源希望的操作;当中断处理程序执行完毕,控制权又交回被中断的程序。对控制权交换的基本要求是被中断的程序重新运行时必须处于和被中断前完全相同的状态。图8.25中断过程示意图

中断源就是引起中断发生的源头,它来自CPU内部或外部,它可以是某个事件或某个设备,如计算机系统工作异常、运算溢出、功能调用等是内部中断源,而系统电源掉电、设备或线路故障、定时器时间到、启动或停止I/O设备、I/O设备输入/输出操作等是外部中断源。广义地说,任意一个需要CPU特别处理(服务)的事件都可以成为中断源。大部分系统将外部中断源分为两类,即非屏蔽中断源和可屏蔽中断源。非屏蔽中断源的中断请求是不可屏蔽的,是CPU必须要响应的;可屏蔽中断源的中断请求是可以被屏蔽的,只有在未被屏蔽(中断允许)的情况下CPU才有可能响应它。

由内部中断源引发的中断称为内中断或软件中断,由外部中断源引发的中断称为外中断或硬件中断。通常,内中断是不可屏蔽的,而外中断分为可屏蔽和非屏蔽两类。

1.中断过程

中断一旦发生,中断源首先要利用中断请求信号INT-REQ向CPU提出中断请求,该请求被记录在CPU内部寄存器中,CPU在每条指令执行结束时检测中断请求是否有效,当有效的中断请求被识别与接受后,CPU便执行一个特定的中断处理程序(Interrupt-HandlingRoutine),以此实现对中断源的服务。

一个典型的中断过程(如图8.25所示)如下:

(1)若某中断事件发生,中断源向CPU发出有效的INT-REQ。

(2)CPU结束当前指令的执行,进入对中断请求信号的检测。

(3)如果CPU检测到有效的中断请求信号且满足响应条件(CPU允许中断且该中断未被屏蔽),则向提出请求的中断源发出中断响应信号INT-ACK,转向(4);否则,CPU继续执行下一条指令,转向(2)。

(4)CPU进行断点保护,即将现行程序被打断处的处理器状态PSW和断点(返回)地址(程序计数器PC的内容)保存在堆栈中;同时,获得有效INTACK信号的中断源撤销它发出的中断请求信号,并为CPU提供它的中断处理程序入口地址的相关信息。

(5)如果有多个中断源,则CPU要先识别高优先级的中断源,然后根据中断源提供的相关信息获得中断处理程序入口地址(首地址),并将其装入PC,再依据PC转向执行中断处理程序。

(6)CPU执行中断处理程序,对获得响应的中断源进行服务,例如,对I/O设备进行I/O操作,系统掉电时进行重要数据的保护等。

(7)中断处理完成时,恢复被保存在堆栈中的断点信息。

(8)CPU执行中断返回指令(IRET),使CPU回到之前被中断的程序断点处继续执行原程序。

在中断过程中,中断系统需要解决一系列问题,包括中断响应的条件和时机、断点信息保护与恢复、中断服务程序入口地址的获得、中断处理的具体实现等,其中有两个需要着力解决的问题:一是中断源的选择;二是中断源的识别。

2.中断源的选择与识别

1)基本原则当系统中有多个中断源时,会发生两种情况:

(1)多个中断源同时提出中断请求,CPU先选择哪个中断请求进行响应?

(2)当CPU正在进行中断处理时,又有新的中断源提出请求,CPU是否选择对新的中断请求进行服务?

解决中断源选择的方法是采用中断优先级(InterruptPriorityLevel,IPL)。首先,根据中断事件的重要性及响应的实时性为每个中断源分配不同级别的优先级,重要的、需及时响应的中断源优先级高,次重要的、慢速的中断源优先级低。内部中断(或异常)优先级高于外部中断,非屏蔽中断优先级高于可屏蔽中断,然后设计中断优先权仲裁逻辑,使得:

(1)当多个中断源同时提出中断请求时,只有优先级最高的中断源的请求被选择,并被CPU处理。

(2)当高优先级中断正被CPU服务时,所有低优先级中断请求被禁止;高优先级中断请求可以打断低优先级中断服务,即允许中断嵌套(InterruptNesting)或多重中断。

2)一般方法

中断优先和仲裁分为软件和硬件两大类方案。软件仲裁方案简单,可以灵活地修改中断源的优先级别,但查询、判优完全靠程序实现,占用CPU时间,判优速度慢。硬件仲裁方案能自动封锁优先级低的中断请求,判优速度快,节省CPU时间,但是成本较高,一旦设计完成,将难以改变其优先级别。图8.26为基本的中断优先权硬件仲裁方案。图8.26基本的中断优先权硬件仲裁方案

图8.27所示为一种中断优先权软件仲裁方案。所有中断源的请求信号以“线或”的方式通过总线加载至CPU,如果CPU接受中断请求,则暂停现行程序,转而执行一个公共的中断服务程序(放置在主存的固定位置)。该服务程序首先读取中断请求寄存器的内容,按照从低位到高位(或相反顺序)逐位检查是否存在有效的中断源请求信号,若Di-1位有效(假设为1),表示中断源i发出了中断请求,此时中断源i既是当前优先级最高的中断源,也是识别出的中断源,则服务程序发送清除相应中断图8.27中断优先权软件仲裁方案

图8.27所示仲裁方案的优点是中断请求电路较简单,缺点是中断仲裁、响应速度慢,因为软件查询正在请求的中断源、执行公共的中断服务程序均需要一定的时间。一种替代方案如图8.28所示,该方案用硬件电路取代了软件查询功能。图8.28向量中断优先权仲裁方案

例8.5某计算机系统主存地址为32位,无条件跳转指令(JUMP)由5字节组成,中断系统有12个中断源,优先权仲裁采用图8.28所示的方案,试为12个中断源设计中断向量,使中断向量表空间最小。

解12个中断源需要优先级编码/比较器有12条中断请求输入线,经编码、比较产生k=4位地址输出。当程序计数器PC为32位时,可以实现对32位主存地址空间的访问。中断响应时,可按如图8.29所示的方式生成中断向量。此时,中断向量表空间为最小,占12×8字节主存单元。图8.29例8.5中断向量生成方式之一

例8.6某计算机系统有5级中断:L0、L1、L2、L3、L4,硬件优先级由高至低的顺序为L0→L1→L2→L3→L4。现希望设置屏蔽字将中断响应优先顺序改为L3→L1→L4→L0→L2。

(1)试给出各级中断在屏蔽寄存器中设置的屏蔽字(假设“1”表示屏蔽);

(2)首先L0、L1级中断源发出中断请求,在CPU处理L1级中断时,L2、L3、L4级中断源又提出了中断请求,试画出优先级修改前、后的中断响应以及处理过程程序运行轨迹示意图。

解(1)各级中断屏蔽字设置如表8.4所示。

(2)优先级修改前中断响应、处理过程的程序运行轨迹如图8.30所示。优先级修改后中断响应、处理过程的程序运行轨迹如图8.31所示。8.30例8.6优先级修改前程序运行轨迹图8.31例8.6优先级修改后的程序运行轨迹

3)可编程中断控制器PIC

另一种更灵活、更通用的向量中断方案是使用功能更强大的可编程中断控制器(ProgrammableInterruptController,PIC)取代优先级编码/比较器。图8.32所示是采用PIC的系统结构,PIC在中断系统中起着管理者的作用。它接受来自外部设备的中断请求,确定哪个请求是当前最重要(最高优先权)的,是否比当前正被服务的请求具有更高的优先级别,并且基于这些判断向CPU发出中断请求信号INT。在CPU接受中断请求时,PIC能够为CPU提供信息,用于识别中断源。图8.32采用PIC的系统结构

PIC的典型范例是可编程中断控制器82C59A,它能够管理多达8个中断源(IR0~IR7),优先级仲裁方案有:

(1)固定优先级。IR0~IR7的优先级按顺序由高(IR0)至低(IR7)。

(2)自动循环优先级。规定刚被服务完的中断源具有最低优先级,其他依序排列。

(3)特殊循环优先级。指定某中断源具有最低优先级,其他依序排列。

3.中断方式的实现

中断方式由中断系统或中断机构实现,它包括硬件和软件两部分,与程序查询方式相比要复杂许多。

与程序查询方式下的I/O接口相比,中断方式下的I/O接口不需要状态端口;当外部中断源本身不能发出中断请求信号时,应该在接口中加入中断请求与响应电路(可以利用D触发器构成)。

软件包括初始化程序和中断处理程序。初始化程序负责中断过程中可能使用的中断向量表、可编程中断控制器PIC、可编程接口芯片的初始设置,它应在中断系统运行前执行。中断处理程序负责信息保护与恢复,对中断源进行实质性的处理。每个中断源必须有自己的中断处理程序。

尽管各中断处理程序不同,但其架构基本一致。图8.33是中断处理程序的基本框架,实线框表示必需的操作,虚线框表示可能需要的操作。图8.33中断处理程序的基本框架

在现代计算机的中断系统中,对某些中断源有另外一个名称———异常(Exception)。所谓异常,就是计算机系统在运行过程中由于硬件设备故障、软件运行错误等导致的程序或系统异常事件。对异常处理采用的基本方法就是中断方式。对于大多数处理器而言,并不特别区别异常与中断,通常将两者统称为中断。

4.RISC-V和x86处理器中的异常与中断

对RISC-V处理器而言,只有来自外部I/O设备的请求事件称为中断,而除此之外的所有能够打断处理器正常执行流程的事件统称为异常。RISC-V中具体事件与中断或异常之间的对应关系见表8.5。

在RISC-V中,当异常或中断发生时,处理器首先将被中断的指令地址保存在SEPC寄存器中,并将异常或中断发生的原因、来源记录在SCAUSE寄存器中,然后将控制权交给操作系统中指定地址处的指令。操作系统中该指定地址处的指令根据SCAUSE寄存器中记录的异常或中断来源执行相应的处理程序,来处理此异常或中断事件,如为用户程序调用相应的系统功能,或针对硬件故障执行相应的处理程序,或停止程序的执行并报告错误等。异常或中断处理完毕后,根据SEPC寄存器中的地址将CPU控制权交还给原先被中断的指令。

5.中断处理速度

中断的快速响应特性使其可以应用于实时系统(Real-TimeSystem),但执行中断处理程序会影响中断的效率。一次中断过程需要有响应时间、信息保护与恢复时间,也许还需要中断源识别时间(非向量中断),这些非实质中断处理时间统称为中断额外开销时间,所以一次中断过程所需的完整时间是对中断源实质的处理时间与中断额外开销时间之和。因为中断额外开销时间不会为零,所以中断频率(单位时间内响应中断的次数)受到一定限制。更快速地响应中断、尽可能地缩短中断处理时间是提高中断处理速度的两个重要环节,是中断方式实现中的关注点。

例8.7某中断系统响应中断需要50ns,执行中断处理程序至少需要150ns,其中有60ns用于软件额外开销。那么,该系统的中断频率最大是多少?中断额外开销时间占中断时间的比例是多少?有一个字节设备,数据传输率为10MB/s,如果以中断方式且每次中断传送一个数据,那么该系统能实现这个传输要求吗?

8.4.3直接存储器存取方式

中断利用中断请求消除了CPU对I/O设备状态查询的操作,加快了I/O操作的速度。然而,由于中断处理速度的限制,面对高速外设的批量数据传输时,可能会出现中断无法及时响应高速的数据传输而造成数据丢失,或频繁中断使CPU忙于应付I/O操作的情况。

一种更有效的输入/输出技术可以应对高速外设与计算机系统之间的数据交换,该技术采用I/O设备接口控制器在需要的时候替代CPU作为总线主设备,在不受CPU干预的情况下,由I/O设备接口控制器控制I/O设备与系统主存之间的直接数据传输,该技术就是直接存储器存取方式,而I/O设备接口控制器称为DMA控制器(DMAController,DMAC)。

1.DMA过程DMA方式主要实现计算机主存与I/O设备间的高速数据传输,实现DMA方式需要DMAC。假设总线主设备(如CPU、DMAC)通过共享系统总线访问主存,I/O设备通过DMAC连接到系统总线上,DMAC内部逻辑及与系统连接如图8.34所示。通常,DMAC被设计成独立的可编程芯片,其内部的地址寄存器DMAAR、数据计数器DC可以在DMA开始前由CPU设置;数据寄存器DMADR在数据总线与I/O设备间提供了一条仅在DMA传送时有效的数据通路;控制单元是DMAC的核心,它控制整个DMA过程的实现,包括请求/响应操作、对主存和I/O设备的读/写、DMAAR加1、DC减1、判断DMA结束及发出中断请求等。图8.34DMAC内部逻辑及与系统连接示意图

典型的DMA传输过程如下:

(1)CPU执行初始化DMAC的程序,设置数据传输方向、数据传送模式等DMAC操作信息,并将DMAAR初始设置为用于数据传输的主存缓冲区首地址(基地址),DC初始设置为本次DMA传送数据的数量。

(2)I/O设备在需要时向DMAC发出DMA请求信号DREQ,如果DMAC接受该请求(或在多I/O设备请求时选择优先级最高的请求),则向CPU提出DMA请求DMA-REQ。当系统中有多个非级联的DMAC时,应将它们先加入到总线仲裁电路中进行仲裁,将优先级最高的DMA-REQ信号提交给CPU。

(3)若CPU允许,则在DMA断点处(见图8.35)响应DMA请求,放弃地址、数据线的控制,使DMA-ACK有效。DMA-REQ和DMA-ACK实质上就是用于总线仲裁的BR和BG。图8.35中断和DMA响应时刻

(4)当DMAC接收到有效的DMA-ACK信号时,它使DACK有效,通知提出请求的I/O设备做好数据传输的准备,同时DMAC接管总线,开始控制I/O设备与主存之间直接的数据传输。

(5)DMA传输期间,每传送一个数据,DMAAR加1,DC减1。

(6)当(DC)=0时,DMAC使DMA传输正常结束;当(DC)≠0时,重复执行步骤(5)。但如果I/O设备不准备继续发送或接收数据,I/O设备可给DMAC发一个特殊的结束信号或使DREQ无效来通知DMAC,DMAC可使DMA传输中止,使本次DMA传输结束。

(7)DMA传输结束时,DMAC发出完成信号或中断请求INTR通知CPU,并放弃对系统总线的控制。CPU通过使I/O设备停止工作或启动一次新的DMA传输来响应DMAC的中断请求。

上述步骤(1)为预处理,步骤(7)为结束处理,步骤(2)~(6)为数据传输处理。在步骤(5)传送数据时,数据寄存器DMADR是作为I/O设备与数据总线DB间的数据通路的,这样,I/O设备与主存之间的数据通路即为:

I/O设备←→DMADR←→DB←→主存,而不需要经过CPU。在实际系统中,DMADR既可以在DMAC中,也可以从DMAC中独立出来,放在设备与总线间的I/O接口中。

2.DMA工作机制

1)DMAC与CPU的总线控制权交换方式DMAC与CPU同为总线主设备,在共享系统总线上,CPU和DMAC的冲突主要发生在同时争用总线、访问主存时。引入Cache,使Cache-CPU和I/O-MM访问通路相互独立(如采用图8.4所示系统),可以减少冲突。但在Cache失效时,如果CPU与DMAC恰好同时访问主存,冲突仍然会发生。解决冲突的方法就是使CPU和DMAC分时使用总线。

(1)周期挪用(窃取)方式(CycleStealingMode)。

在常规程序运行中,CPU要花费很多时间执行CPU内部操作指令(例如ADDR0,R1),在这些指令执行期间,CPU既不控制总线,也不访问主存。周期挪用方式利用CPU做内部操作或指令译码等未使用总线的时间,由DMAC迅速“窃取”一个总线周期的总线控制权,做一个数据的传输,然后立即将总线控制权交还给CPU,如图8.36(a)所示。此状况不会延误CPU时间,效率很高,亦称为隐藏周期DMA(HiddenCycleDMA)。

若DMA操作时恰好遇到CPU存取同一个存储器,周期挪用方式则强迫CPU暂停一个总线周期,等DMAC存取完一个数据后再令CPU继续工作,故亦称为暂停CPU方式(SuspendCPUMethod),如图8.36(b)所示。这种DMA方式可以说是用“抢”总线而不是用“窃取”总线的方式获得总线控制权的,它会使CPU的速度稍微变慢,但DMA存取速率却可以不与CPU的时钟同步(是非同步的)。图8.36周期挪用方式

(2)存储器分时方式。

存储器分时方式又称为交替访存方式,它是把原来的一个存取周期分成两个时间片,一片分给CPU,一片分给DMAC,使CPU和DMAC交替访问主存,如图8.37所示。图8.37存储器分时法

(3)停止CPU方式(StopCPUMethod)。

停止CPU方式可在一次DMA周期中传输一个数据或一块数据,块数据传输方式又称突发或猝发方式(BurstMode)。当I/O设备需要DMA服务时,DMAC与CPU以总线仲裁方式来协调使用总线的时机,在CPU允许且释放总线后,DMAC占用总线,开始连续若干个总线周期(存取周期)的全速数据传输,直到数据传输完毕后总线控制权才再交回CPU,所以停止CPU方式又称为独占总线方式。图8.38是停止CPU方式的示意图,在DMA期间,CPU完全处于停止状态。图8.38停止CPU方式

(4)扩展时钟周期方式(StretchPeriodMethod)。扩展时钟周期方式利用一组时钟控制电路(见图8.39(a))将系统时钟拉长,以“欺骗”CPU的方式在这段延长时间里使用总线做DMA操作,操作时序如图8.39(b)所示。图8.39扩展时钟周期方式

2)DMAC的数据传输模式DMAC通常有三种数据传输模式,即字节传输模式、数据块传输模式、请求传输模式。

(1)字节传输模式。字节传输模式就是DMAC每次仅控制一个数据的传输,之后便结束DMA的工作周期,回到空闲周期,将系统总线控制权还给CPU。

(2)数据块传输模式。在数据块传输模式下,当DMAC得到系统总线的控制权后,就一直使用总线进行数据传输,直到整个数据块传输完毕(字计数为零)或DMAC中止传输信号有效才将系统总线归还给CPU。

(3)请求传输模式。请求传输模式类似于块传输。在请求传输模式下,数据连续不断地传输,直到整个数据块被传输完毕(字计数为零),或是接收到外部中止信号,或当I/O设备的请求