2024-2024年计算机组成原理考研真题与解析

2024年真题1.冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是

A.指令操作码的译码结果B.指令和数据的寻址方式

C.指令周期的不同阶段D.指令和数据所在的存储单元2.一个C语言程序在一台32位机器上运行。程序中定义了三个变量x，y和z，其中x和z为int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x，y和z的值分别是

A.x=0000007FH，y=FFF9H，z=00000076H

B.x=0000007FH，y=FFF9H，z=FFFF0076H

C.x=0000007FH，y=FFF7H，z=FFFF0076H

D.x=0000007FH，y=FFF7H，z=00000076H3.浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5和7位〔均含2位符号位〕。假设有两个数x=27*29/32，y=25*5/8，那么用浮点加法计算x+y的最终结果是

A.001111100010B.001110100010

C.010000010001D.发生溢出4.某计算机的Cache共有16块，采用2路组相联映射方式〔即每组2块〕。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是

A.0 B.1 C.4 D.65.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，那么需要上述规格的ROM芯片数和RAM芯片数分别是

A．1，15 B．2，15

C．1，30 D．2，306.某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。假设某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，那么该转移指令成功转以后目标地址是

A.2024H B.2024H C.2024H D.2024H7.以下关于RISC的表达中，错误的选项是

A.RISC普遍采用微程序控制器

B.RISC大多数指令在一个时钟周期内完成

C.RISC的内部通用存放器数量相对CISC多

D.RISC的指令数、寻址方式和指令格式种类相对CISC少8.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间〔忽略各功能段之间的缓存时间〕分别是90ns、80ns、70ns和60ns，那么该计算机的CPU时钟周期至少是

A.90ns B.80ns C.70ns D.60ns9.相对于微程序控制器，硬布线控制器的特点是

A.指令执行速度慢，指令功能的修改和扩展容易B.指令执行速度慢，指令功能的修改和扩展难

C.指令执行速度快，指令功能的修改和扩展容易

D.指令执行速度快，指令功能的修改和扩展难10.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，那么总线带宽是

A.10MB/s B.20MB/sC.40MB/s D.80MB/s11.假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失〔未命中〕50次，那么Cache的命中率是

A.5% B.9.5%C.50% D.95%12.以下选项中，能引起外部中断的事件是

A.键盘输入B.除数为0C.浮点运算下溢D.访存缺页2024年真题1.以下选项中，能缩短程序执行时间的措施是：

Ⅰ.提高CPU时钟频率Ⅱ.优化数据通路结构Ⅲ.对程序进行编译优化

A.仅Ⅰ和Ⅱ B.仅Ⅰ和ⅢC.仅Ⅱ和Ⅲ D.Ⅰ、Ⅱ和Ⅲ2.假定有4个整数用8位补码分别表示为r1=FEH，r2=F2H，r3=90H，r4=F8H。假设将运算结构存放在一个8位存放器中，那么以下运算中会发生溢出的是

A.r1×r2 B.r2×r3C.r1×r4 D.r2×r43.假定变量i、f和d的数据类型分别为int、float和double〔int用补码表示，float和double分别用IEEE754单精度和双精度浮点数格式表示〕，i=785，f=1.5678e3，d=1.5e100。假设在32位机器中执行以下关系表达式，那么结果为“真〞的是

Ⅰ.i==〔int〕〔float〕IⅡ.f==〔float〕〔int〕f

Ⅲ.f==〔float〕〔double〕fⅣ.〔d+f〕-d==f

A.仅Ⅰ和Ⅱ B.仅Ⅰ和ⅢC.仅Ⅱ和Ⅲ D.仅Ⅲ和Ⅳ4.假定用假设干个2K×4位的芯片组成一个8K×8位的存储器，那么地址0B1FH所在芯片的最小地址是

A.0000H B.0600HC.0700H D.0800H5.以下有关RAM和ROM的表达中，正确的选项是

Ⅰ.RAM是易失性存储器，ROM是非易失性存储器

Ⅱ.RAM和ROM都采用随机存取方式进行信息访问

Ⅲ.RAM和ROM都可用作Cache

Ⅳ.RAM和ROM都需要进行刷新

A.仅Ⅰ和Ⅱ B.仅Ⅱ和Ⅲ

C.仅Ⅰ、Ⅱ和Ⅳ D.仅Ⅱ、Ⅲ和Ⅳ6.以下命中组合情况中，一次访存过程中不可能发生的是

A.TLB未命中，Cache未命中，Page未命中

B.TLB未命中，Cache命中，Page命中

C.TLB命中，Cache未命中，Page命中

D.TLB命中，Cache命中，Page未命中7.以下存放器中，汇编语言程序员可见的是

A.存储器地址存放器〔MAR〕B.程序计数器〔PC〕

C.存储器数据存放器〔MDR〕D.指令存放器〔IR〕8.以下选项中，不会引起指令流水线阻塞的是

A.数据旁路〔转发〕 B.数据相关

C.条件转移 D.资源冲突9.以下选项中的英文缩写均为总线标准的是

A.PCI、CRT、USB、EISA

B.ISA、CPI、VESA、EISA

C.ISA、SCSI、RAM、MIPS

D.ISA、EISA、PCI、PCI-Express10.单级中断系统中，中断效劳程序内的执行顺序是

Ⅰ.保护现场 Ⅱ.开中断

Ⅲ.关中断 Ⅳ.保存断点

Ⅴ.中断事件处理 Ⅵ.恢复现场

Ⅶ.中断返回

A.Ⅰ→Ⅴ→Ⅵ→Ⅱ→Ⅶ

B.Ⅲ→Ⅰ→Ⅴ→Ⅶ

C.Ⅲ→Ⅳ→Ⅴ→Ⅵ→Ⅶ

D.Ⅳ→Ⅰ→Ⅴ→Ⅵ→Ⅶ11.假定一台计算机的显示存储器用DRAM芯片实现，假设要求显示分辨率为1600×1200，颜色深度为24位，帧频为85Hz，显存总带宽的50%用来刷新屏幕，那么需要的显存总带宽至少约为

A.245Mbps B.979MbpsC.1958Mbps D.7834Mbps2024年计算机组成原理真题12．以下项中，描述浮点数操作速度指标的是A．MIPS BCPI C．IPC DMFLOPS解答：D。MFLOPS表示每秒百万次运算。13float数据通常用IEEE754单度浮点数格式表示。假设编译器将float型变x配在一个32位点存放器FR中，且x-25，FR1内容是A．C1040000H ．C2420000H C．C184000H DC1C20000H解答：A。x的二进制表示为-1000.01﹦-1.00001×211根据IEEE754标准隐藏最高位的“1〞，又E-127=3，所以E=130=10000010〔2〕数据存储为1位数符+8位阶码〔含阶符〕+23位尾数。故FR1内容为1100000010000010000000000000000000即11000001000001000000000000000000，即C104000H14．以下类存储器中，不采用随机存取方式的是A．EPRM BCDROM C．DRAM DSRAM解答：B。光盘采用顺序存取方式。15．某计算存储器按字节编址主存地址空间大小为64MB用4M8位RAM芯片组32MB的主存储器，那么存储器地址存放器MAR的位数少是A．2位 B2位 C．5位 D26位解答：D。64MB的主存地址空间，故而MAR的寻址范围是64M，故而是26位。而实际的主存的空间不能代表MAR的位数。16．偏移寻址通过将某个存放器内容与一个形式地址相加而生成有效地址。以下寻址方式中，不属于偏移寻址方式的是A．间接寻址 B．基址寻址 C．相对寻址 D．变址寻址解答：A。间接寻址不需要存放器，EA=(A)。基址寻址：EA=A+基址存放器内同；相对寻址：EA﹦A+PC内容；变址寻址：EA﹦A+变址存放器内容。17．某机有一个标志存放器，其中有进位/位标志CF零标志ZF符号标志S和溢出标志OF，条转移指令bg〔无符号整数比较大于时转移〕的转移条件是解答：C。符号整数比较，如A>B那么AB无进/借位，也为0。故而和ZF均为0。18．以下给出的指令系统特点中，有利于实现指令流水线的是Ⅰ.指令格式规整且长度一致 Ⅱ．指令和数据按边界对齐存放Ⅲ．只有Load/Store指令才能对操作数进行存储访问A．仅Ⅰ、Ⅱ B．仅Ⅱ、Ⅲ C．仅Ⅰ、Ⅲ D．Ⅰ、Ⅱ、Ⅲ解答：D。指令定长、对齐、仅Load/Store指令访存，以上三个都是RISC的特征。均能够有效的简化流水线的复杂度。19．假定不采用Cache和指令预取技术，且机器处于“开中断〞状态，那么在以下有关指令执行的表达中，错误的选项是A．每个指令周期中CPU都至少访问内存一次B．每个指令周期一定大于或等于一个CPU时钟周期C．空操作指令的指令周期中任何存放器的内容都不会被改变D．当前程序在每条指令执行结束时都可能被外部中断打断20．在系统总线的数据线上，不可能传输的是A．指令 B．操作数C．握手〔应答〕信号 D．中断类型号解答：C。握手〔应答〕信号在通信总线上传输。21．某计算机有五级中断L4～L0，中断屏蔽字为M4M3M2M1M0，Mi=1〔0≤i≤4〕表示对Li级中断进行屏蔽。假设中断响应优先级从高到低的顺序是L4→L0→L2→L1→L3，那么L1的中断处理程序中设置的中断屏蔽字是A．11110 B．01101 C．00011 D．01010解答：D。高等级置0表示可被中断，比该等级低的置1表示不可被中断。22．某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丧失，每秒需对其查询至少200次，那么CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是A．0.02% B．0.05% C．0.20% D．0.50%解答：C。每秒200次查询，每次500个周期，那么每秒最少200×500﹦100000个周期，100000÷50M=0.20%。2024年计算机组成原理真题12．假定基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其余为I/O时间。假设CPU速度提高50%，I/O速度不变，那么运行基准程序A所消耗的时间是A.55秒B.60秒C.65秒D.70秒13．假定编译器规定int和short类型长度占32位和16位，执行以下C语言语句unsignedshortx=65530;unsignedinty=x;得到y的机器数为A.00007FFAB.0000FFFAC.FFFF7FFAD.FFFFFFFA14．float类型〔即IEEE754单精度浮点数格式〕能表示的最大正整数是A.2126-2103B.2127-2104C.2127-2103D.2128-210415．某计算机存储器按字节编址，采用小端方式存放数据。假定编译器规定int和short型长度分别为32位和16位，并且数据按边界对齐存储。某C语言程序段如下：struct{inta;charb;shortc;}record;record.a=273;假设record变量的首地址为0Xc008，那么低至0Xc008中内容及record.c的地址分别为A.0x00、0xC00DB.0x00、0xC00EC.0x11、0xC00D.0x11、0xC00E16．以下关于闪存〔FlashMemory〕的表达中，错误的选项是A.信息可读可写，并且读、写速度一样快B.存储元由MOS管组成，是一种半导体存储器C.掉电后信息不丧失，是一种非易失性存储器D.采用随机访问方式，可替代计算机外部存储器17．假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块为1个字。。假设Cache的内容初始为空,采用2路组相联映射方式和LRU替换算法。当访问的主存地址依次为0,4,8,2,0,6,8,6,4,8时，命中Cache的次数是A.1B.2C.3D.418．某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，那么操作控制字段至少有A.5位B.6位C.15位D.33位19．某同时总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传送一次地址或者数据占用一个时钟周期。假设该总线支持突发〔猝发〕传输方式，那么一次“主存写〞总线事务传输128位数据所需要的时间至少是A.20nsB.40nsC.50nsD.80ns20．以下关于USB总线特性的描述中，错误的选项是A.可实现外设的即插即用和热拔插B.可通过级联方式连接多台外设C.是一种通信总线，连接不同外设D.同时可传输2位数据，数据传输率高21．以下选项中，在I/O总线的数据线上传输的信息包括I.I/O接口中的命令字II.I/O接口中的状态字III.中断类型号A.仅I、IIB.仅I、IIIC.仅II、IIID.I、II、III22．响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括I.关中断II.保存通用存放器的内容III.形成中断效劳程序入口地址并送PCA.仅I、IIB.仅I、IIIC.仅II、IIID.I、II、II2024年计算机组成原理真题12.某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示指令类型所占比例CPIA50%2B20%3C10%4D20%5该机的MIPS数是A.100B.200C.400D.60012.C解析：基准程序的CPI=2*0.5+3*0.2+4*0.1+5*0.2=3，计算机的主频为1.2GHa，为1200MHz，该机器的是MIPS为1200/3=400。13.某数采用IEEE754单精度浮点数格式表示为C6400000H，那么该数的值是A.-1.5×213B.-1.5×212C.-0.5x×213D.-0.5×21213.A解析：IEEE754单精度浮点数格式为C6400000H，二进制格式为11000110010000000000000000000000，转换为标准的格式为：因此，浮点数的值为-1.5×21314.某字长为8位的计算机中，整型变量x、y的机器数分别为[x]补=11110100，[y]补=10110000。假设整型变量z=2*x+y/2，那么z的机器数为A.11000000B.00100100C.10101010D.溢出14.A解析：将x左移一位，y右移一位，两个数的补码相加的机器数为1100000015.用海明码对长度为8位的数据进行检/纠错时，假设能纠正一位错。那么校验位数至少为A.2B.3C.4D.516.某计算机主存地址空间大小为256MB，按字节编址。虚拟地址空间大小为4GB，采用页式存储管理，页面大小为4KB，TLB〔快表〕采用全相联映射，有4个页表项，内容如下表所示。有效位标记页框号…0FF180H0002H…13FFF1H0035H…002FF3H0351H…103FFFH0153H…那么对虚拟地址03FFF180H进行虚实地址变换的结果是A.0153180HB.0035180HC.TLB缺失D.缺页16.A解析：虚拟地址为03FFF180H，其中页号为03FFFH，页内地址为180H，根据题目中给出的页表项可知页标记为03FFFH所对应的页框号为0153H，页框号与页内地址之和即为物理地址0153180H。17.假设变址存放器R的内容为1000H，指令中的形式地址为2000H；地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，那么变址寻址方式下访问到的操作数是A.1000HB.2000HC.3000HD.4000H17.D解析：根据变址寻址的主要方法，变址存放器的内容与形式地址的内容相加之后，得到操作数的实际地址，根据实际地址访问内存，获取操作数4000H。18.某CPU主频为1.03GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率为A.0.25×109条指令/秒B.0.97×109条指令/秒C.1.0×109条指令/秒D.1.03×109条指令/秒18.C解析：采用4级流水执行100条指令，在执行过程中共用4+(100-1)=103个时钟周期。CPU的主频是1.03GHz，也就是说每秒钟有1.03G个时钟周期。流水线的吞吐率为1.03G*100/103=1.0*109条指令/秒。19.以下选项中，用于设备和设备控制器〔I/O接口〕之间互连的接口标准是A.PCIB.USBC.AGPD.PCI-Express19.B解析：设备和设备控制器之间的接口是USB接口，其余选项不符合，答案为B。20.以下选项中，用于提高RAID可靠性的措施有I.磁盘镜像II.条带化III.奇偶校验IV.增加Cache机制A.仅I、IIB.仅I、IIIC.仅I、III和IVD.仅II、III和IV20.B解析：能够提高RAID可靠性的措施主要是对磁盘进行镜像处理和进行奇偶校验。其余选项不符合条件。21.某磁盘的转速为10000转/分，平均寻道时间是6ms，磁盘传输速率是20MB/s，磁盘控制器延迟为0.2ms，读取一个4KB的扇区所需的平均时间约为A.9msB.9.4msC.12msD.12.4ms21.B解析：磁盘转速是10000转/分钟，平均转一转的时间是6ms，因此平均查询扇区的时间是3ms，平均寻道时间是6ms，读取4KB扇区信息的时间为0.2ms，信息延迟的时间为0.2ms，总时间为3+6+0.2+0.2=9.4ms。22.以下关于中断I/O方式和DMA方式比较的表达中，错误的选项是A.中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权B.中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后C.中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成D.中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备22.D解析：中断处理方式：在I/O设备输入每个数据的过程中，由于无需CPU干预，因而可使CPU与I/O设备并行工作。仅当输完一个数据时，才需CPU花费极短的时间去做些中断处理。因此中断申请使用的是CPU处理时间，发生的时间是在一条指令执行结束之后，数据是在软件的控制下完成传送。而DMA方式与之不同。DMA方式：数据传输的根本单位是数据块，即在CPU与I/O设备之间，每次传送至少一个数据块；DMA方式每次申请的是总线的使用权，所传送的数据是从设备直接送入内存的，或者相反；仅在传送一个或多个数据块的开始和结束时，才需CPU干预，整块数据的传送是在控制器的控制下完成的。答案D的说法不正确。2024年计算机组成原理真题12序P在器M上执行是20秒译化后P行指数少到来的70，而PI增到来的12，那么P在M的执时是 。A8.4秒 B1.7秒 C．4秒 D16.8秒解：不设来令为么原PI就为0x过译化条数少到原的0即令数为07而PI增原的1.2即4x么在P在M上的行间为令数CP=0.7x24x=240.7=16.8选。13．假设=13，=25，那么以下表达式采用8位定点补码运算实现时，会发生溢出的是 。Ax+y B．x+y C．xy D．xy解：8位点码示数据围为12~12，运算果出个围会溢A选项+=10325=7，合范A除B选项x+=10325=128，符围B除；D项x=103+25=78符合围D排除C项x=103+5=28超了12选C。该题可照进写两个进运观运的进信得结不这种法更为烦耗，实考试并推。14oat数据用EEE54精浮格示假两个oat型量x和y分别存在2存放器1和2，假设1C9000，2=BC0000那么x和y之间的关系。Ax<y且符相同 B．<y且符号同C．>y且符号同 Dx>y且符不同解．1)和)对应的二进制分别是1010100…2和110010……2，根据EEE74点数准知1的为1阶为10000，数为1.01而2)的符为1为010001尾为1.1那么知数为负号同BD排除1的绝对为1.0226，2的绝值为1.230，那么1)的对比2的对大，符为负，值小反即1的真比2真小即<，选A。此题有为便算，1与2前4位为00与0,以出均为数，而阶用码示两的阶头位为100和01可知1阶于2)的码，又因是EE754规的数尾局部均为1.x那么码的值对值然，可知1值绝值2真值绝值因为负，那么1<2即<。15．容为25MB储器假设干8位的DAM片成，该AM芯片的地址脚数引总是 。A19 B．2 C．0 D36解．48的片线应为8，址应为og24M22根而AM采用址复用术地线原的，地信分列两传。址数为2221所以址脚数引的总为1819选A。此题要意是DAM是采传次址策的，以址为常一半这是很考容忽的方此题要意是DAM是采传次址策的，以址为常一半这是很考容忽的方。用令Cace据Cche别离的要是 。A降低Cahe缺失 B提高Cace命率C降