第11章、门电路和组合逻辑电路

第11章门电路和组合逻辑电路§11.1概述§11.2半导体二极管和三级管的开关作用§11.3基本逻辑门电路§11.4组合逻辑电路的分析与设计§11.5常用的组合逻辑电路（2-1）用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路。基本逻辑门电路与门、或门、非门常用门电路与门、或门、非门与非门、或非门、与或非门、异或、同或在电子电路中，用高、低电平分别表示1和0两种逻辑状态。11.1概述（2-2）正逻辑与负逻辑正逻辑：用高电平表示逻辑1，用低电平表示逻辑0负逻辑：用低电平表示逻辑1，用高电平表示逻辑0正负逻辑之间存在着简单的对偶关系，例如正逻辑与门等同于负逻辑或门等。（1表示条件满足、结果发生）ABY000010100111ABY111101011000正与门负或门VAVBVY0V0V0V0V3V0V3V0V0V3V3V3V用正逻辑用负逻辑（2-3）在数字系统的逻辑设计中，若采用NPN晶体管和NMOS管,电源电压是正值，一般采用正逻辑。若采用的是PNP管和PMOS管，电源电压为负值，则采用负逻辑比较方便。今后除非特别说明，一律采用正逻辑。逻辑电平

高电平VH：大于给定电平值的电压范围（2V～5V）

输入高电平VIH

输出高电平VOH低电平VL：小于给定电平值的电压范围（0V～0.8V）

输入低电平VIL

输出低电平VOL（2-4）

高电平和低电平都是对应的一段电压范围，因此在数字电路中，对电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低。正逻辑015V2V0.8V0V负逻辑015V2V0.8V0V（2-5）VI控制开关S的通、断。S断开，VO为高电平；S接通，VO为低电平。用来获得高、低输出电平的基本开关电路：缺点：功耗比较大。S接通，输出为VOL时，功耗

改进：采用互补开关电路。VI同时控制开关S的通、断。S2断开,S1接通,

VO为高电平;S1断开,

S2接通,VO为低电平。

静态功耗≈0互补开关电路在数字集成电路中广泛应用（2-6）VISVIS理想开关：开关闭合时：R=0V=0开关断开时：R=∞

I=0开关时间：Δt=0

实际使用的开关为晶体二极管、三极管以及场效应管等电子器件。

（2-7）§11.2半导体二极管和三极管的开关作用11.2.1半导体二极管的开关作用二极管的单向导电性，即外加正向电压时二极管导通，外加反向电压时二极管截止。——相当于一个受外加电压极性控制的开关。（2-8）§11.2半导体二极管和三极管的开关特性11.2.1半导体二极管的开关作用二极管的单向导电性，即外加正向电压时二极管导通，外加反向电压时二极管截止。——相当于一个受外加电压极性控制的开关。（2-9）RBEBRCTIBIC＋－UCE+UCCIC(mA)1234UCE(V)36912IB=020A40A60A80A100AQUCC1、放大状态发射结正偏，集电结反偏。11.2.2晶体管的开关作用（2-10）RBEBRCTIBIC＋－UCE+UCCIC(mA)1234UCE(V)36912IB=020A40A60A80A100AQUCCQ1静态工作点Q上升，上升到Q1时，晶体管进入饱和状态。晶体管失去了电流放大作用。2、饱和状态11.2.2半导体三极管的开关特性（2-11）RBEBRCTIBIC＋－UCE+UCCIC(mA)1234UCE(V)36912IB=020A40A60A80A100AQUCCQ12、饱和状态集电结正向偏置11.2.2半导体三极管的开关特性（2-12）RBEBRCTIBIC＋－UCE+UCC饱和状态的特征：晶体管饱和状态的开关作用：当晶体管饱和时，UCE(sat)≈0，发射极与集电极之间如同一个开关接通，其间电阻很小。11.2.2半导体三极管的开关特性（2-13）RBEBRCTIBIC＋－UCE+UCCIC(mA)1234UCE(V)36912IB=020A40A60A80A100AQUCCQ1静态工作点Q下降，下降到Q2时，晶体管进入截止状态。3、截止状态Q211.2.2半导体三极管的开关特性（2-14）RBEBRCTIBIC＋－UCE+UCCIC(mA)1234UCE(V)36912IB=020A40A60A80A100AQUCCQ1Q2晶体管截止状态的开关作用：当晶体管截止时，IC≈0，发射极与集电极之间如同一个开关断开，其间电阻很大。11.2.2半导体三极管的开关特性（2-15）R1R2AF+uccuAtuFt+ucc0.3V三极管的开关特性：11.2.2半导体三极管的开关特性（2-16）总结：数字电路就是利用晶体管的开关作用进行工作的。晶体管时而从截止跃变到饱和，时而从饱和跃变到截止；不是工作在饱和状态，就是工作在截止状态，只是在饱和和截止两种工作状态转换的瞬间才经过放大状态。11.2.2半导体三极管的开关特性（2-17）§11.3基本逻辑门电路在电子电路中，逻辑门电路是由半导体二极管或三极管实现的，在逻辑门电路中，有分立元件电路，也有集成门电路。（2-18）11.3.1分立元件门电路0V3VYABVCC=+5VD13kΩRD2&ABY=A·BVAVBVY0V0V0V3V3V0V3V3VABY00011011电压功能表真值表0.7V0.7V0.7V3.7V00011.二极管与门（2-19）2.二极管或门0V3VABYDD12R3kΩABY=A+B≥1电压功能表VAVBVY0V0V0V3V3V0V3V3V真值表ABY000110110V2.3V2.3V2.3V0111（2-20）3三极管非门+Vcc+­T123cbeRcRbViIBICVO电压功能表VIVO0V5V5V0.3V真值表AY0110AY=A1符号（2-21）4.分立元件复合门电路工作原理：（1）当A、B、C全接高电平5V时，二极管D1～D3都截止，而D4、D5和T导通，且T为饱和导通，VL=0.3V，即输出低电平。（2）A、B、C中只要有一个为低电平0.3V时，则VP≈1V，从而使D4、D5和T都截止，VL=VCC=5V，即输出高电平。所以该电路满足与非逻辑关系，即：（2-22）分立元件门电路缺点1、体积大、工作不可靠。2、需要不同电源。3、各种门的输入、输出电平不匹配。（2-23）数字集成电路：在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。使用时接：电源、输入和输出。数字集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点。TTL型电路：输入端和输出端都采用了三极管结构，称之为:三极管--三极管逻辑电路（Transistor—

Transistor

Logic），简称为TTL电路。11.3.2TTL集成门电路

按照集成度的高低，将集成电路分为以下几类：小规模集成电路：100个以下(元件和连线）(SmallScaleIntegration:SSI)

中规模集成电路：几百个（MediumScaleIntegration:MSI)大规模集成电路：几千个（LargeScaleIntegration:LSI

)超大规模集成电路：一万个以上（VeryLargeScaleIntegration

VLSI

）

（2-24）1、TTL“与非”门电路多发射极晶体管二极管“与”门A＆BYC+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABCABCB1C1R1+5V（2-25）1、任一输入为低电平“0”（0.3V）时“0”不足以让T2、T5导通发射结正向偏置1V+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC三个PN结导通需2.1V1、TTL“与非”门电路（2-26）ABCB1C1R1+5V+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABCuo1、任一输入为低电平“0”（0.3V）时“0”1Vuo=5-uR2-ube3-ube43.4V——高电平“1”！1、TTL“与非”门电路（2-27）“1”高电位“1”全反偏1V2、输入全为高电平“1”（3.4V）时+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC截止全导通1、TTL“与非”门电路（2-28）“1”全反偏1V2、输入全为高电平“1”（3.4V）时+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC全导通饱和VY=0.3V——低电平“0”高电位“1”1、TTL“与非”门电路（2-29）TTL与非门电路&ABY符号：C（2-30）结构特点：组合逻辑电路仅仅由门电路组成，电路中无记忆元件，输入与输出之间无反馈。时序逻辑电路电路中有记忆元件，输入与输出之间有反馈。§11.4组合逻辑电路的分析与设计数字电路按其完成逻辑功能的不同特点，可划分为组合逻辑电路和时序逻辑电路两大类。11.4.1组合逻辑电路特点组合逻辑电路（功能特点）：该电路在任一时刻输出的稳定状态，仅取决于该时刻的输入信号，而与输入信号作用前电路所处的状态无关。时序逻辑电路（功能特点）：任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路原来所处的状态。（2-31）11.4.1组合逻辑电路的特点§11.4组合逻辑电路的分析与设计

组合逻辑电路框图图中表示A1…An表示输入变量，Y1…Ym表示输出变量。输出变量与输入变量之间的逻辑关系可以用逻辑函数表示：

（2-32）=1=1ABSCOCI&≥11CI输出信号S、CO仅仅与输入信号有关系。例如：（2-33）组合逻辑电路逻辑功能的描述：真值表、逻辑函数式、逻辑图、卡诺图如上例：逻辑函数式、逻辑图真值表ABCISCO0000000110010100110110010101011100111111功能全加器（2-34）11.4.2组合逻辑电路的分析方法和设计方法

分析组合逻辑电路,一般是根据已知的逻辑电路,找出其逻辑函数表达式,或写出其真值表,从而了解其电路的逻辑功能有时分析的目的在于检验所设计的逻辑电路是否能实现预定的逻辑功能。分析过程一般包含4个步骤：1、组合逻辑电路的分析方法电路→电路的逻辑功能(真值表)（2-35）例1：组合电路如图所示，分析该电路的逻辑功能。解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。ABCAPBPCP（2-36）（2）化简与变换：（3）由表达式列出真值表。（4）分析逻辑功能：当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。ABCY00000101001110010111011100111111（2-37）

分析组合逻辑电路的一般步骤：①用文字或符号标出各个门的输入或输出。②从输入端到输出端逐级写出输出函数对输入变量的逻辑函数表达式，也可由输出端向输入端逐级推导，最后得到以输入变量表示的输出逻辑函数表达式。③用逻辑代数或卡诺图化简或变换各逻辑函数表达式，或列出真值表。④根据真值表或逻辑函数表达式确定电路的逻辑功能。（2-38）例2：分析下图的逻辑功能。

1、由逻辑图写出逻辑式方法：从输入端到输出端，依次写出各个门的逻辑式，最后写出输出变量Y的逻辑式。ABY&G1&G2&G3&G4XY1Y2（2-39）例2：分析下图的逻辑功能。

ABY&G1&G2&G3&G4XY1Y21、由逻辑图写出逻辑式G1门：G2门：G3门：G4门：对逻辑式进行化简！（2-40）例2：分析下图的逻辑功能。

ABY&G1&G2&G3&G4XY1Y21、由逻辑图写出逻辑式反演律！（2-41）例2：分析下图的逻辑功能。

ABY&G1&G2&G3&G4XY1Y22、由逻辑式列出逻辑状态表1（2-42）例2：分析下图的逻辑功能。

ABY&G1&G2&G3&G4XY1Y22、由逻辑式列出逻辑状态表11（2-43）例2：分析下图的逻辑功能。

ABY&G1&G2&G3&G4XY1Y22、由逻辑式列出逻辑状态表11其余填“0”！00（2-44）例2：分析下图的逻辑功能。

ABY&G1&G2&G3&G4XY1Y23、分析逻辑功能11结论：当输入A、B不同时，输出为“1”；当输入A、B相同时，输出为“0”。

——“异或”门电路00=1（2-45）例3：分析下图的逻辑功能。

&&&ABF11G1G2G3G4G5真值表同或门电路（2-46）任务要求实现逻辑功能的最简单的逻辑电路分析步骤：11.4.3组合逻辑电路的设计b、定义输入和输出变量的逻辑状态（1和0）。3、选择组成逻辑图的器件类型。可选用小规模集成门电路组成相应的逻辑电路，也可选用中规模集成的常用逻辑器件或可编程逻辑器件等构成相应的逻辑电路。2、根据逻辑状态表写出逻辑表达式；1、进行逻辑抽象。 a、确定输入变量和输出变量。事件的原因为输入变量，事件的结果为输出变量。c、根据逻辑要求，列逻辑状态表；逻辑器件的数目、种类、器件之间的连线都最少。（2-47）任务要求最简单的逻辑电路b、使用中规模集成的常用组合逻辑电路时，需要将逻辑函数变换为适当的形式，以便能用最少的器件和最简单的连线接成所要求的逻辑电路。分析步骤：5、根据化简或变换后的逻辑函数式，画出逻辑图。4、将逻辑函数化简成适当的形式。 a、使用小规模集成的门电路进行设计时，需要将逻辑函数化简成最简形式；11.2.2组合逻辑电路的设计方法（2-48）例：设计三人表决电路（A、B、C）。每人有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1、首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出是Y，指示灯亮是“1”，否则是“0”。2、根据题意列出逻辑状态表、逻辑式、最终画出逻辑图。（2-52）任务：设计三人表决电路（A、B、C）。每人有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。逻辑状态表1）、根据要求列出逻辑状态表（2-53）任务：设计三人表决电路（A、B、C）。每人有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。2）、根据逻辑状态表写出逻辑表达式逻辑状态表（2-54）任务：设计三人表决电路（A、B、C）。每人有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。3）、将逻辑表达式化成最简式用卡诺图化简ABC0001111001ABBCAC（2-55）4）、根据逻辑表达式画出逻辑图。B&AB1Y&C&（2-56）5）散件焊接，组装调试任务扩展：如果设A裁判为主裁判，该判决电路应该如何设计？&&AB&C&Y若用与非门实现（2-61）在各种数字系统中，有些逻辑电路（编码器、译码器、数据选择器、计数器、加法器等等）经常大量出现，为了使用方便，已经把这些逻辑电路制成了中、小规模集成的标准化集成电路产品，可以直接使用，而不用重复设计这些逻辑电路。下面分别介绍它们的工作原理和使用方法。§11.5常用的组合逻辑电路（2-62）11.5.1加法器两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化成若干步加法运算进行。因此，加法器是构成算术运算器的基本单元。二进制加法器可以用门电路组成的组合逻辑电路来实现。（2-63）！注意： 二进制的加法运算同逻辑加法运算的含义 不同。前者是数的运算，而后者是逻辑运 算。二进制加法：1+1=10逻辑加法：1+1=1（2-64）二进制加法运算的基本规则：（1）逢二进一。（2）最低位是两个数最低位的相加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被加数和低位送来的进位。（4）任何位相加都产生两个结果：本位和、向高位的进位。（2-65）举例：A=1011,B=1001,计算A+B10111001+010110011（2-66）所谓“半加”，就是只求本位的和，暂不管低位送来的进位数。进位数(C)半加本位和数(S)A + B

半加和0 + 0 = 0 00 + 1 = 0 11 + 0 = 0 11 + 1 = 1 0一、1位加法器1、半加器（2-67）——用组合逻辑电路实现“半加”A B C S0 0 0 00 1 0 11 0 0 11 1 1 01、列出逻辑状态表2、由逻辑状态表写出逻辑表达式一、1位加法器1、半加器（2-68）3、由逻辑表达式画出逻辑电路图（多用“与非”门实现）A1&B1&&S&1C（2-69）A、B相同时为“1”，A、B不同时为0。

——

“异或”门3、由逻辑表达式画出逻辑电路图（多用“与非”门实现）（2-70）ABS=1AB∑COSC进位输出C&3、由逻辑表达式画出逻辑电路图（多用“与非”门实现）（2-71）在数字电路中，所谓编码，就是把若干个0和1按一定规律编排起来组成不同的代码（二进制数）来表示某一对象或信号的过程。一位二进制代码有0和1两种，可以表示两个信号；两位二进制代码有00、01、10和11四种，可以表示四种信号；以此类推，n位二进制代码就有2n个组合，可以表示2n个信号。11.5.2编码器（2-72）目前经常使用的编码器有：普通编码器和优先编码器。普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱。优先编码器中，允许同时输入两个以上的编码信息。一、普通编码器（2-73）二进制编码器是将某种信号的输入编成二进制代码输出的电路。二进制普通编码器（2-74）例： 将I0、I1、I2、I3、I4、I5、I6、I7八个输入信号编成对应的二进制代码输出。1、确定二进制代码的位数因为输入有八种信号，所以用3位二进制代码输出（2n=8，n=3）。这种编码器通常称为8/3线编码器。3位二进制普通编码器8线-3线编码器框图（2-75）2、列编码表编码表是把待编码的八个信号与对应的二进制代码列成表格。这种对应关系是人为设定的。不唯一。因为普通编码要求每次只能输入一个编码信号，故状态表中只能出现这些输入变量的取值组合，其他的取值组合是不可能出现的，即它们对应的最小项为无关项。这组输入变量为约束变量。（2-76）3、由编码表写出逻辑表达式（2-77）4、由逻辑式画出逻辑图Y2≥1Y1≥1≥1Y0I7I6I5I4I3I2I1用与或门实现（2-78）4、由逻辑式画出逻辑图＆Y2＆Y1＆Y0用与非门实现1I11I21I31I41I51I61I7（2-79）4、由逻辑式画出逻辑图＆Y2＆Y1＆Y0用与非门实现1I11I21I31I41I51I61I7注意：普通编码在任意时刻只允许一个信号输入。I1=1，其余为0时， 输出：001；I4=1，其余为0时， 输出：011；I1~I7全为0时(I0)， 输出：000。（2-80）11.5.3译码器译码和编码的过程相反。编码是指将某种信号或十进制数（输入）编成二进制代码（输出）；译码是将二进制代码（输入）按其编码时的原意译成对应的信号或十进制数码（输出）。（2-81）一、3-8线译码器3-8线译码器是一种全译码器（二进制译码器）。全译码器的输入是一组二进制代码，输出是一组与输入代码一一对应的高（低）电平。3线-8线译码器3线-8线译码器框图（2-82）一、3-8线译码器根据3-8线译码器的逻辑功能可以列出它的逻辑真值表（2-83）一、3-8线译码器根据真值表可以写出逻辑函数式（2-84）一、3-8线译码器根据逻辑函数式可以画出3-8线译码器的逻辑图3-8线译码器的逻辑电路原理图（2-85）74LS1383线-8线译码器74LS138是用TTL与非门组成的3线-8线译码器。74LS1383线-8线译码器74LS1383线-8线译码器框图（2-86）74LS1383线-8线译码器74LS138的逻辑电路图74LS1383-8线译码器的电路原理图（2-87）74LS1383线-8线译码器功能表（2-88）74LS1383线-8线译码器功能表（2-89）【例】试用两片74LS138组成4-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。例题的逻辑图分析：

由74LS138的逻辑功能表5.5.2可知，控制端条件满足时译码器才能工作，否则译码器不工作。因此，可以用第4个代码输入端作为高位端，通过该端的状态分别控制两片74LS138芯片的工作状态。

（2-90）用译码器设计组合逻辑电路例：试用3线-8线译码器74LS138设计一个多输出的组合逻辑电路。输出的逻辑函数式为：（2-91）分析：当S1=1，S2+S3=0（即译码器处于工作状态）时，若将A0、A1、A2作为输入逻辑变量，则8个输出端给出的就是这3个输入变量的全部最小项m0~m7。利用附加的门电路将这些最小项适当地组合起来，便可实现任何形式的三变量组合逻辑函数。74LS138（2-92）解：将给出的逻辑函数表达式写成最小项之和的形式（2-93）解：画出逻辑电路图（2-94）二进制代码(机器代码)译码特定的输出信号控制数码显示器，直观地显示数字量。译码显示系统：二-十进制数码显示译码器数码显示器二、显示译码器（2-95）数码显示器结构字形重叠式：分段式：点矩阵式：辉光数码管荧光数码管半导体显示器

—七段显示器液晶显示器数码显示器（2-96）常用的：七段显示器

—用七个发光字段来构成09十个数字。abcdefg每个发光字段是一个发光二极管（PN结）：

磷砷化镓（GaAsP)（2-97）七段显示器：显示数字情况abcdfg09

abcdefg1

01100002

1101101e

0

11111103

1111001401100119

11110118

1111111

（2-98）74LS48