第5讲 存储控制器

第5讲

存储控制器27根地址线ADDR0—ADDR26只有128M,怎样访问1GB地址空间？CPU对外引出8根片选信号nGCS0~nGCS7P88,表6.1存储控制器与外设的关系（P90,图6.2）S3C2440与SDRAM的地址连线分析S3C2440有27根地址线ADDR[26:0]，8根片选信号ngcs0-ngcs7,对应bank0-bank7，当访问bankx

的地址空间，ngcsx

引脚为低电平，选中外设。2^27=2^7*2^10*2^10=128Mbyte8*128Mbyte=1Gbyte所以S3C2440总的寻址空间是1Gbyte。市面上很少有32位宽度的单片SDRAM，一般选择2片16位SDRAM扩展得到32位SDRAM.选择的SDARM是K4S561632E，4Mbit*4bank*16，共32Mbyte。SDRAM的寻址原理SDRAM内部是一个存储阵列。可以把它想象成一个表格。和表格的检索原理一样，先指定行，再指定列，就可以准确找到所需要的存储单元。这个表格称为逻辑BANK。目前的SDRAM基本都是4个BANK。寻址的流程就是先指定BANK地址，再指定行地址，最后指定列地址。这就是SDRAM的寻址原理。存储阵列示意图如下：SDRAM的寻址原理SDRAM的寻址原理查看K4S561632E的资料，这个SDRAM有13根行地址线RA0-RA129根列地址线CA0-CA82根BANK选择线BA0-BA1SDRAM的地址引脚是复用的，在读写SDRAM存储单元时，操作过程是将读写的地址分两次输入到芯片中，每一次都由同一组地址线输入。两次送到芯片上去的地址分别称为行地址和列地址。它们被锁存到芯片内部的行地址锁存器和列地址锁存器。/RAS是行地址锁存信号，该信号将行地址锁存在芯片内部的行地址锁存器中；/CAS是列地址锁存信号，该信号将列地址锁存在芯片内部的列地址锁存器中。SDRAM的寻址原理使用的SDRAM是K4S561632E，它的规格是4*4M*16bit（使用两片是为了配置成32位的总线宽度），BANK大小是4M*16=64MB，总线宽度是32位，器件大小是4*BANK大小=256Mb，寄存器配置就是（4M*16*4B）*2，根据引脚配置方案可知，SDRAM上的BANK地址引脚（BA[1:0]）与S3C2440的A[25:24]相连。SDRAM引脚配置方案：SDRAM的寻址原理BA0,BA1接ADDR24,ADDR25，为什么用这两根地址线呢？BA0~BA1代表了SDRAM的最高地址位。因为CPU的寻址空间是以字节（Byte）为单位的，本系统SDRAM容量为64MByte，那就需要A25~A0（64M=2^26）地址线来寻址，所以BA1~BA0地址线应该接到2440的ADDR25~ADDR24引脚上。13根行地址线+9根列地址线=22根。另外K4S561632E一个存储单元是2个字节，相当于有了23根地址线。BA0,BA1是最高地址位，所以应该接在ADDR24,ADDR25上。SDRAM引脚配置方案：SDRAM的寻址原理上表是寄存器控制地址总线连接方式，我们使用2片SDRAM配置成32位的总线宽度，所以SDRAM上的A[12:0]接到S3C2440的A[14:2]引脚。SDRAM的寻址原理存储控制器的寄存器使用方法总线宽度和等待控制寄存器（BWSCON）存储控制器的寄存器使用方法BANK控制寄存器（BANKCONn：nGCS0至nGCS5）BANK控制寄存器（BANKCONn：nGCS6至nGCS7）刷新控制寄存