PADS关键知识点解答

1.PADS2007为什么每次打开以前的覆铜都看不见，非要重新覆铜，各位大侠请指教。谢谢

这好像是软件为了节省内存而采取的做法。

其实也不用重新覆铜，点view------nets,然后确定，就可以显示覆铜了。

2.flood比较正确的说法应该叫灌铜，是指对用(CopperPour)画幅出来的闭合区域根据设定

规则进行铺铜的一个动作。而铺铜

是指用Copper手动画铜皮。而对于Flood和Hatch的区别，

Flooding会重新计算灌注区域并重新计算当前填灌区域的外形线内障碍的所有间距，和一些

注意的间距规则。Hatching则用来(

用填充线)重新填充当前会话内已经存在的填灌多边形，而并不会重新计算填充填灌区域。

每次打开一个设计文件时，你应当对这

个设计进行flood或hatch；这些信息是不保存的。大部份情况下，你只要简单的Hatch一下

就够了。当你对灌铜多边形的修改会

引起规则冲突时，或当你修改了间距规则时，请使用flood。

3.在看•个四层板的时候！发现Split/Mixed层有许多类型为PlaneHatchOutline的区域。不

知道怎么画出来的！很着急啊！

谢谢！现在明白怎么回事了！

使用planearea画出轮廓，flood后就会发现类型为PlaneHatchOutline区域。

使用spo.spd无模命令来回切换，就能显示填充和轮廓！

进一步发现:显示和options->Split/Mixedplane->Mixedplanedisplay对应!

画Hl轮廓后，spo模式，只有p山neareaoutline。当flood后，会增加hatchoutline,同时切换

到spd。这是选择边框时，

hatchoutline在最上面，被选择。这就出现了我的迷惑！总是想MPlaneHatchOutline!

4.关于快捷显示单一层

用Z键

比如Z1显示TOP层

Z2显示第二层

依次类推

PADS2007的router就有此命令

PADS9.0及以上版本的layout和router都有此命令

5powerpcb实战技巧:多层板减为双面板的方法。

有的powerpcb文件不能由正常模式卜减层，我告诉大家一种由多层板减为两层板的方法：第

一步，在Setup下的板层定义中，将GND及VCC的层定义(ElectricalLayerType)为NoPlane,

OK退出；第二步，在Setup下的PadStacks中删除所有盲埋孔，OK退出；第三步，在

Setup下的DisplayColors中将顶层和底层关闭，只留中间两层；第四步，进入ECO模式;

第五步，鼠标右键，SelectTraces/Pins；第六步，鼠标右键，SelectAll;第七步，在selup

下的Drillpairs下删除所有的钻孔对；第八步，菜单栏File下选择Export,保存，在ASCII

OUTPUT对话框中点击SELECTAH,不选PCBparameters；最后，powerpcb卜建新文件，

import刚存的那个文件即可。

不用这么复杂，出gerber时只导出你需要的层数就行了。前提是把所有分配到内层的网络

取消。

6.AssemblyDrawingTop,AssemblyDrawingBottom有什么作用，一点经验也没有

Too1s->AssemblyVariants对话框怎么使用？

装配层，可用于放置结构图的信息。

出装配图时用，将不需要焊接的器件可delete,试试就知道了

8.copperpour跟planearea区别

planearea是当你当层设置为split/mix属性时才需要用到。

如果你的层是设置为noplane,只能用copperpour.

9.丝印走线都非常细为什么呢？

10PADS2007层互换问题

前几天布板时把底层和顶层搞反了.在样板回来忖才发现错了，请问各位大人,有没有什么方

法可以使底层和顶层在保持走线不变的情况下，使底层和顶层位置互换,各位高手有遇到这

样的问题没?能否赐教招,谢谢了！！其实要换也很简单

对于板子对称，安装孔位对称的板，哪个是顶层无所谓，安装孔位不对称，翻过来就没法安

装了，解决的办法很简单，直接选中板框、安装孔，直接镜像，然后再修改安装孔附近的线

就ok了。

11请问大家MARK点画法

首先，要明白MASK点的功能。分两种，一种是板的定位（要求与表贴元件同层），两个而

且不对称。另一种是元件定位（元件引脚多而且密），也是两个。TOP与BOTTOM取决于

你的板在那层表贴，如果双面贴则都要加。

12pads2007阻焊层开窗问题一规则检查时报错。请大家帮忙分析一卜

图片上那个大铜皮是一个封装上的•部分，一般是用来散热的在画pcb时，要让这部分开

窗，所以在soldermask层我又画一个,•样的copper，在同一个地方。可是我画好之后，进

行规则检查时，总是报错，不知道为什么？？？？

封装上面的copper本来就是开窗的了。没必要再画•次。

可是并不是你说的那样，我本来也认为是这样的，可是打样回来，发现没有开窗，所以只能

在soldermask层再开窗了，结果就出现规则报错

VerifyDesign

Localion:

Close

(15.8006,25.273L1)Clearanceerror

(16.8166,25.273L1)Clearanceerror0DisablePanning[Help]

(17.399,25.8554L1)Clearanceerror

(17,399,27.5064L1)ClearanceerrorCheck

(17.8326,27.94L1)Clearanceerror

(19.5054,27.94L1)Clearanceerror(•)ClearanceStart

(19.939,25.8554LI)ClearanceerrorOConnectivity।--------------------1

(20.5214,25.273L1)ClearanceerrorOHighSpeedI$etyp…J

(21,6644,25.273L1)Clearanceerror

(45,212,25.0934L1]ClearanceerrorOvia[「iewReport.]

(45.6456,25.527L1)Clearanceerror

OPlane|ReportFile…]

Explanation:

OTestPoints

(15.367,24.8394L1)DistancebetweentrackstooPreview..

OFabrication

small:COMPONENTFREECOPPERoverlapping

_Latium

ODesign

Verification

OWireBonds

Errors44

1,打样回来没有开窗，是因为你的gerber没有设置正确。

SelectItems-(artOOl.pho)

LayerSelections

Available:Selected:OK|

Prop

Cancel

Preview

Other

I|BoardOutline

I|Connections

□PlatedSlots

□Non-platedSlots

Componentoutlines

I|TopMounted

□BottomMounted

ColorbyNet

SelectedColor

2,DRC检查时，取消此项试试

ClearanceCheckingSetup

Check

0Nettoall

HBoardoutline

□Offboardtext

0Keepout

HDrilltodrill

□Partialviadri

QTracewidth

I|Bodytobody

||Placementoutline

I|Latiumerrormarkers

Tip:Clearancechecksarenotperformedagainst

2DlineobjectsoronCAMPlanes

13请教：个别PAD不需要上锡膏的应该怎么操作？

以卜图中圈子里的元件就是不上助焊的元件

14

怎么在PADSLAYOUT中出这样焊接用的贴片图？

用PADSLAYOUT画出了板子，要给工程拿到加工厂加工，需要出这样的一个贴片图，但不

知PADS中怎样出。。或如果要经什么ORCAD和DXP一起出的话，怎样弄？请教大虾，帮个

*

1Z

要设置一下:

**1£■.tDocumentX

Document(jorneAvailableI%|

I($st001026.pho)Bottom

Layer_3|Censl|

DocumentJype

LayeM

iSilkscreenLayer_5

L«yer_6[Eteview|

FabncabonLayerLeyer_7

Other

Summary

OBoardOutline

；Silkscreen(OuOir

.Top:(Unes.Ref.Dss.PartTypes.Ouflines)|E«PFlConnections

SilksaeenTop:(bnes,TextOutlines)

□PlatedSlots

|Pre

□NorrplatedSlots

OutputDeviceComponentouilines

0TopMounted

□Bo«omMounted

PenPhoto

□ColorbyNel

EreviewSelectionsDeviceSetup..

][SelectedColor

Tip.ClickSaveAsDefaultstosavethecurrentseflmgsasthe■■■■■■■■FBaraarrl

defaultsforthisCAMdocumenttypeandoutputdevice厂■・・■■■■£・i□厂厂

15

如何让一块Copper助焊而不阻焊？

晶振下面放了•块铜皮连接到地上，打算将晶振的金属外壳焊在上面，所以需要将其做成助

焊上锡，不被绿油盖住！

在HlGerber时，阻焊层里选择copper,则所有的铜皮成助焊了！

我只想要这块铜皮不被绿油封住！请问，pads里该如何设置

在"此块铜皮"上再画一个相同的铜皮，放在soldermask层，出gerber时，在soldermask这

边要选上copper就可以了（默认是选上的）也可以在做封装中制作

pastemask只是制作钢网时要用到，生成光绘去做板时不用出

soldermask是反向显示的，你在这层有铜皮的话，出gerber时候这块铜皮在板子上显示出来的

就是焊锡！

16平面层走线前要设置好什么从元器件布局层也就是TOPBOTTOM层直接打过孔就连接

到地层/电源层我看了教程资料给平面层分好了网络按教程打的孔怎么就没有义的

标示呢我并没有把SPLIT/MIXEPLANE里的设置取消显示

所以应该还是有其他设置没设置好吧望各路DX指点下菜鸟

这个“X”表示是与平面层（plane）相连,所以在CAMPLANE和SPLIT/MIXEPLANE都会显示

的！

你也可以让它不显示:

pOptions0©E

DraftingGridsSplit/MixedPlaneDieComponent

GlobalDesignRoutingThermalsDimensioningTeardrops

DrilledThermalsNon-drilledThermals

Width：0.381g.254

Min.Spoke：2:Min.Spoke：i2:

PadShape：PadShape:

RoundvRoundv

OOrthogonal；)Orthogonal

。DiagonalDiagonal

(S'FloodOver@FloodOyer

.NoConnect<NoConnect

勾去就不会显示XR]RoutedPadThermals

"|[^JShowGeneralPlaneIndict]

0RemoveIsolatedCoppe

mRemoveViolatingThermalSpot

[OK][Cancel]Apply[#lpJ

这里有吗？

17

问布线角度问题。。

在Options/Design/Linetraceangle里设置的是Diagonal,布线时一开始却是任意角度,

要转角之后才能对角转，这是怎么回事？哪里设置有问题？？

这里

।v•71"y，tjpwuM7aa।

18

关J：封装、出gerber以及clearance设置的•吟总结&问题，请大虾帮忙~~

1.在PCBdecalEditor中，DisplayColorSetup对话框显示如卜：

ColorbyLayer

sS

AssignAll9

n-05

q

E

IApplyToAllLaye­£<

立

00

□Visibleonly

DTop

2)Bottom

3)Layer_3

4)Layer_4

5)Layer_5

6)Layer_6

OtherConfiguration

Background

Selections

Highlight

:HQ1|(H)TOP」国中

，国。Aabl我房0偷蒙空画言f

一:一------------■------

该工具栏对应的功能，其中标记的图标对应的功能为AddNewLabel

Terminal/2Dline/Text/Copper/CopperCutOut/Keepout/FromLibrary/Wizard/AddNewLabel

做封装时，Terminal/2Dline/Text/Copper工具分别对应Designitems中的pads/lines/text

/Copper,Keepout工具对应Outlines中的Keepouto做好封装在Layout中调用该封装时，

Designitems>Keepout是不能单独被选中、操作的，而必须作为一个component来进行操作。

要修改的话也只能进入EditDecal才能修改的。而在出gerber时，Terminal对应的是pads；

2Dline画的图形以及Text均对应为Outlines(坛子里行大虾说过在Layout中line画的图形

对应为outlines,个人没有试验出来，因为filter中没有选项来让选中outlines)；Keepout

在Layout中对应的是什么我也还不确定，但是可以肯定的是，在出gerber时;它对应的是

Keepout。

这里有个问题，就是在做封装时，在哪些情况卜是需要做keepoul的？画keepout时其准则

是什么？

至于CopperCutOut,在Layout中还能看到，但是在出gerber时，不管选中什么都不能导出

该内容。

AddNewLabel工具可以添加一些Label,诸如Res.Des.,PartType等Label,这些在Layout

中是可以单独选中并操作的，在出gerber时也是有相应对应的。常用的Label主要是Res.Des.

和PartType。其他的Label没有使用过，所以不是很清楚，所以就不做说明了。

AddHerDecalLabel

Attribute:

|Ref.pe$E

Ref.D%'

FartTvpe

<newuserattr>

<BrowseLib.Attr.>

Rules.Fanout.Alignment

Rules.Fanout.Alignment.Multi-Row

Rules.Fanout.Direction

Rules.Fanout.ViaSpacing

Rules.FanoutSharing.Pin

Rules.FanoutSharing.SMD

Rules.FanoutSharing.Via

Rules.FanoutSharing.Trace

Rules.FanoutNets.Plane

Rules.Fanout.Nets.Signal

Rules.FanoutNets.UnusedPins

Rules.Fanout.Length.Unlimited

Rules.FanoutLength.Maximum

Rules.FanoutAlignmentsGA

Rules.FanoutDirectionBGA

Rules.Fanout.DirectionBGAstaggered

Rules.PadEntry.Side

Rules.PadEntry.Corner

Rules.PadEntry.AnyAngle

Rules.PadEnUy.Soft

Rules.ViaAtSMD

Rules.ViaAtSMD.Fitlnside

Rules.Via^tSMD.Center

Rules.V3tSMD.Ends

Rules.Clearance.!race.Trace

Ryles.qearanFeMg.T’ace:

OK[Cancel]Help

ClearanceRules:Defaixltrules

SamenetTracewidth

MinimumRecommendedMaximum

Clearance

!制![race]Via|1Ead||SMD|iCopper|

[TraceJ6

!奇■!66________

(P«dJ666

[SMD]6666

Other[T例t]6666

Coppei666

illtodrillBodytobody|fioard]8666

1£riH166666

在封装设计时，还有DecalRules,这个有什么好处呢？有在做封装时设置这个的么？如果

设置的话，大致都是怎样设置的呢？

Layout中相关的items：

要方卷BQ2abl终的£f哼西盘।窃

DisplayColorsSetup[-][^C]

SelectedColor

Palette...

DefaultPalette

ColorbyLayer

DesignitemsLabelsOutlines

.

名

穹s

AssignAll号w

QNo

F国q

s篦cl£2£-J

ApplyToAllLayers我理晏号遒各色Hd1w=8s

回

叼

0EH回0

IIVisibleonly回回回回回回回

H■■■

DTop0二

・■■■

2)BoUom0■■

3)Layer_3回・

4)Layer_4回

5)Layer_5

6)Layer_60

OtherConfiguration

BackgroundBoardOutlinerJ

SelectionsConnection

Highlight

他们在出gerber时的所对应的很明了，所以就不说了。

2.Layout中DesignRules中clearence设置相关

Samenet部分在手册中已经有了说明，如下.图所示：

Table15-1.ClearanceCategories

ClearanceMinimumSpacingBetween

ViatoViaTwoviasinthesamenet

SMDtoCornerSurfacemountpadandthefirsttracebendpoint

SMDtoViaSurfacemountpadandescapevia

TracetoCornerTraceandthebendpointofanothertrace

Example:AtracesplitsataT-junctionandoneofthetwotraceshasabend

PadtoCornerThroughholepadandthefirsttracebendpoint

Clearance部分就要说明一卜.了。

首先得了解trace、via、pad>smd^text^copperboard、drill在Layout中指的是哪些对象,

只有明白了这个，才能设置好想要的clearance。

Trace、via都很明了，而pad指的是插件的焊盘(throughholepad),smd指的是贴片的焊

盘(surfacemountpad),text、copperboard也很明了。最后那个drill我还没有明白它指

的是什么。

表格中已经包含了大部分的对象之间的间距规则设置。除了lines没有做出说明外，其他的

都已经做了说明。但是要注意的是，text与copper之间的间距是遵照text与trace之间的规

则。如下图所示。

W:10建班25

突然想起在verifydesign时，设置的clearance值对在封装中添加的line/text/copper

也是有影响的，所以一般建议把line/text画到丝印层等相关层上去

Location:

[2917.5,1817.5L1)ClearanceegIClearErrors

LJ(2917.5,1866L1)Clearanceerror

(2932.5,1832.5L1)Clearanceerror

□DisablePanninc

(2916J816L1)Clearanceerror

(2925,1817.5L1)ClearanceerrorCheck

(2938.75J863.75L1)Clearanceerror

C18(2938.75J855.77L1)Clearanceerror⑥Clearance

OConnectivityf

OHighSpeed1

MaximumviaI

'-'count

OElane

Explanation:

O工estPoints

(2917.5,1817.5L1)Distancebetweenpadandtrack

OFabrication

toosmall:C19.LCOMPONENTFREETEXToverlapping

囹

检查间距时，发现在一些元件的text处和我的布线交叉时，会报间距太小等错误!

而当我打开该pcb元件封装时，发现这些text是在top的位置；而我把这些text

改到顶层丝印层时，就没有错误了（在封装中添加的text也是如此，而且这种text

在layout是outline类型的，要想在丝印层显示出来，必须设置好丝印层outline

的显示颜色）

我发现每次更改过tool—verifydesign—clearance—setup中的一些check后，

检查，再改回原来的设置，居然报的错误数目相差很多，有时候NoError,有时3

个，有时15个，有时60多个。错误基本都处在元件外框的text标识和走线的重

叠处。

报错误如下：

(xxx,yyyLI)distancebetweentrackstoosmall:COMPONENTSFREETEXT,TRACE

(aaa,bbb)distanceislessthan0.1524

(xxx,yyyLI)distancebetweentrackstoosmall:COMPONENTSFREETEXT,TRACE

(aaa,bbb)overlapping

我个人觉得，每次在完成布局之后还是要去检查一下bodytobody的间距问题，因为会出现,

两个元件重叠而被忽视的问题，到时候等到出图了还是没有发现，后果就严重了。bodyto

body指的是原件边框和元件边框的间距(注意：特指边框在和pad是同一层的，也就是，

如果边框不画在元件层，是drc检查不出来的，所以要求做库的规范化)。

18请教如何在板框四个边导出一样大小的圆角

tools/options/design/miter下面选择Arc,确定，然后返回板框，在夹角那里选中两条边，右

键选择addmiter,四个角都输入相同的角度即可。

19

Reuse要符合的条件:

Reuse和被reuse部分必须有相同的以下的部分：

相同的Part

type^相同或相似的网络、相同的DECAL封装。对于相同的Parttype的要求：