数字电子技术基础课件：半导体存储器

半导体存储器6.1概述6.2只读存储器6.3随机存储器本章小结思考题与习题

6.1概述

在数字系统中,往往需要存储大量的数据,半导体存储器就是一种能够存放二值数据的集成电路,它是数字系统中非常重要的、不可缺少的组成部分。

1.半导体存储器的分类

(1)按制造工艺分类:可分为双极型存储器和MOS型存储器两类。双极型存储器以双极型触发器为存储单元,具有工作速度快、功耗大等特点,主要用于对速度要求较高的场合,例如计算机的高速缓冲存储器。

(2)按数据存取方式分类:可分为只读存储器(ROM)和随机存取存储器(RAM)两大类。只读存储器(ROM)在正常工作时,只能从存储器的单元中读出数据。存储器中的数据是在存储器生产时确定的,或事先用专门的写入装置写入。ROM中存储的数据可以长期保持不变,即使断电也不会丢失数据。

根据数据写入的方式,只读存储器又可分为以下几种:

①掩模只读存储器(ROM),即存储器中的数据由生产厂家一次写入,且只能读出,不能改写。

②可编程只读存储器(PROM),即存储器中的数据由用户通过特殊写入器写入,但只能写一次,写入后无法再改变。

③可擦除只读存储器(EPROM和E2PROM),即写入的数据可以擦除,因此,可以多次改写其中存储的数据。

④快闪存储器,这是新一代电信号擦除的可编程ROM,它既吸收了EPROM结构简单、编程可靠的优点,又保留了E2PROM擦除快的优点,而且具有集成度高、容量大、成本低等优点。

按照存储单元的结构,随机存取存储器又可分为以下两种:

①动态随机存取存储器(DRAM)。DRAM的存储单元电路简单,集成度高,价格便宜,但需要刷新电路,因为它是用电容存储信息的,电容的漏电会导致信息丢失,因此要求定时刷新(即定时对电容充电)。大部分PC中的存储器都使用DRAM。

②静态随机存取存储器(SRAM)。SRAM存储单元的电路结构复杂,集成度较低,但读写速度快,且不需要刷新电路,使用简单,因为SRAM的存储单元是触发器,在不失电的情况下,触发器的状态不改变。SRAM主要用于高速缓冲存储器。

2.存储器的技术指标

存储器的技术指标主要有两个:存储容量和存取周期。

(1)存储容量。存储容量是指存储器存放数据的多少,即存储单元的总数。一个存储器由许多存储单元组成,每个存储单元存放一位二值数据(0或1)。存储单元通常以“字”为单位排列成矩阵形式,1个“字”的位数(“字”长)与其占用的存储单元数相等,因此存储容量不仅与存储器存放的数据个数(“字”数)有关,而且与数据的长度(位数)有关。表示存储容量的计算公式为

(2)存取周期。存储器的存取周期指两次连续读取(或写入)数据之间的间隔时间。存储器一次读(或写)操作后,其内部电路需经一定的时间恢复,才能进行下一次的读(写)操作。间隔时间越短,说明存储周期越短,工作速率越高。

6.2只读存储器

1.掩模只读存储器(ROM)掩模ROM又称固定ROM。这种ROM在制造时,生产厂家利用掩模技术把数据写入存储器中,一旦制成,其内部存储的信息则固化在里边,不能改变,使用时只能读出,不能写入。ROM的电路结构由地址译码器、存储矩阵和输出缓冲器三部分组成,如图6.2.1所示。图6.2.1ROM的电路结构图

在图6.2.1中,A0~An-1是地址译码器的输入线,称为地址线,一共有n条,由此输入地址代码。W0~W2n-1既是译码器的输出线(即地址选择线),又是存储矩阵的输入控制线,共有2n条,分别与存储矩阵中的“字”相对应,简称字线。n个输入地址代码对应2n条字线。对应地址码的每一种组合,只要一条字线Wi被选中,在存储矩阵中与Wi相应的字也被选中。字中的m位信息被送至输出缓冲器,由Dm-1~D0读出,Dm-1~D0称为数据线,简称位线。

图6.2.2是具有两位地址输入码和四位数据输出的ROM电路,其存储单元由二极管或门构成,地址译码器由二极管与门构成。由图6.2.2可见,ROM地址译码器由4个二极管与门组成。两位地址代码A1、A0可以给出四个不同的地址,即00、01、10、11。A1、A0每一种组合经译码器译码后,可选中W0~W3中的一条字线,被选中的字线Wi为高电平。图6.2.2二极管ROM结构图

由表6.2.1得出地址输入与“字”线的关系如下:

位线与“字”线的关系如下:

可见,地址译码器实现的是地址输入变量的“与”运算,也称为与阵列;存储矩阵实现的是“字”线的“或”运算,因此称为或阵列。

制作固定ROM的顺序应是:先设计ROM矩阵(程序),后生产制作(固化程序)。比如:在ROM矩阵中,交叉点信息为“1”的单元需要制造管子;交叉点信息为“0”的单元不需要制造管子。因此,需要画出存储矩阵的点阵图,为简化起见,可在存储矩阵中有管子的地方用“码点”(黑点)表示。这样,就使ROM的地址译码器和存储矩阵之间的逻辑关系变得十分简捷而且直观。简化了的ROM的点阵图如图6.2.3所示。图6.2.3图6.2.2ROM的点阵图

为了更清楚地描述图6.2.3所示的点阵图中的“与”阵列及“或”阵列的逻辑关系,可以通过与门和或门来表示,如图6.2.4所示。图6.2.4图6.2.2ROM的与或阵列图

2.可编程只读存储器(PROM)

PROM的总体结构与掩模ROM一样,同样由存储矩阵、地址译码器和输出缓冲器组成,不过在出厂时已经在存储矩阵的所有交叉点上制作了存储元件,即在所有存储单元里都存入0(或1),用户可根据需要将某一单元改写为1(或0),但只能改写一次。因为这种ROM采用的是烧断熔丝或击穿PN结的方法,这些方法不可逆,一经改写再无法恢复。

在熔丝型PROM的存储矩阵中,每一存储单元都是由存储管和串接的快速熔丝组成的,如图6.2.5所示。熔丝没有烧断时,相当于所有的存储单元都存储的是1。需要编程时,逐字逐位地选择需要编程为0的单元,通过一定幅度和宽度的脉冲电流,将存储单元中的熔丝熔断,则该单元中的内容由1被改写为0。图6.2.5熔丝型PROM存储单元

用PN结击穿法改写PROM存储单元的原理如图6.2.6(a)所示。字线与位线相交处由两个肖特基二极管反向串接,由于总有一个二极管处于反向截止,故相当于存储单元中存入0。编程时,选择需要存储1的单元,用一定值的反向直流电流将VD1击穿短路,如图6.2.6(b)所示,相当于将该单元的内容由0改写成1。图6.2.6PN结击穿法改写PROM存储单元

3.可擦除的可编程只读存储器

1)光擦除可编程存储器(EPROM)EPROM存储单元采用特殊结构的叠栅注入MOS管,简称SIMOS,其符号如图6.2.7所示。这种MOS管有两个重叠栅极,即控制栅Gc与浮置栅Gf。控制栅Gc有引线引出,与“字”线相接,用于控制读出和写入;浮置栅Gf没有引线引出,用于长期保存注入的负电荷。EPROM的存储单元如图6.2.8所示。图6.2.7SIMOS符号图6.2.8EPROM存储单元

2)电擦除可编程只读存储器(E2PROM)

E2PROM的存储单元如图6.2.9(a)所示。图中V2是选通管,V1采用的是浮栅隧道氧化层MOS管,简称Flotox管。它与SIMOS管的相似之处是也有两个栅极,即控制栅Gc和浮栅Gf;其不同之处是,漏区与浮栅之间有一个氧化层极薄的隧道区,在一定的条件下,隧道区可形成导电隧道,电子可以双向通过形成电流,此现象称为隧道效应。图6.2.9E2PROM存储单元及三种工作状态

3)快闪存储器

图6.2.10所示的是快闪存储器的存储单元。这是新一代电信号可擦除的可编程ROM,它既吸收了EPROM结构简单、编程可靠的优点,又保留了E2PROM用隧道效应擦除快的优点,而且集成度可以做得很高。管子采用叠栅MOS管,其内部结构与EPROM中的SIMOS管极为相似。图6.2.10快闪存储器的存储单元

快闪存储器具有集成度高、容量大、成本低以及使用方便等优点,而且产品的集成度在逐年提高,目前已有64兆位的产品问世,因而引起了普遍的关注。有人推测,在不久的将来,快闪存储器很可能成为较大容量磁存储器的替代产品。

4.应用举例

例6.2.1使用ROM设计一个能够实现函数Y=X2-1的运算电路,X是正整数,取值范围为1~7。解:因为逻辑

根据表6.2.2可以写出Y的表达式:

根据上述表达式可画出ROM存储点阵图,如图6.2.11所示。图6.2.11例6.2.1的ROM存储点阵图

例6.2.2试用PROM实现两个2位二进制数的乘法运算。

解:设这两个乘数为A=A1A0,B=B1B0,乘积Y=Y3Y2Y1Y0,列出乘法表如表6.2.3所示。

根据表6.2.3可以写出Y的表达式:

根据上述表达式可画出PROM存储点阵图,如图6.2.12所示。

由于PROM的存储单元是可擦除的,所以节点用“×”表示,其地址译码器单元不可擦除,故仍用“·”表示节点。图6.2.12例6.2.2的PROM存储点阵图

6.3随机存储器

随机存储器也叫随机读/写存储器,简称RAM。它可以在工作时,随时从任何一个指定的地址写入(存入)或读出(取出)信息。RAM最大的优点是读/写方便,但也有信息容易丢失的缺点,一旦电源关断,所存储的信息就会随之消失,不利于长期保存。根据存储单元的不同,RAM可分为静态RAM和动态RAM。

1.RAM的结构

随机存储器RAM的结构与ROM类似,也是由地址译码器、存储矩阵和读写控制电路组成的,如图6.3.1所示。6.3.1RAM的电路结构图

1)存储矩阵

存储矩阵由大量的基本存储单元组成,每个存储单元可以存储1位二进制数码(1或0)。与ROM存储单元不同的是,RAM存储单元的数据不是预先固定的,而取决于外部输入的信息。要存得住这些信息,RAM存储单元必须由具有记忆功能的电路构成。

2)地址译码器

一个地址码对应着一条选择线Wi。为了区别各个不同的字,将存放同一个字的存储单元编为一组,并赋予一个号码,即地址,故字单元也称为地址单元。

存储矩阵中存储单元的编址方式有两种:一种是单地址译码方式,适用于小容量存储器;另一种是双地址译码方式,适用于大容量存储器。

单地址译码方式中,RAM内部字线Wi选择的是一个字的所有位。由于有n个地址输入的RAM,具有2n个字,所以应有2n根字线。图6.3.2是16×8的存储器单地址译码方式的结构图。图6.3.2单地址译码方式的电路结构图

双地址译码方式中,地址译码器分为两个,即行地址译码器和列地址译码器,图6.3.3是双地址译码方式的电路结构图。其输出线分别为Xi、Yii。存储矩阵中的某一个字能否被选中,由行地址线Xi和列地址线Yi共同决定。图6.3.3双地址译码方式的电路结构

3)读写控制电路读写控制电路用于对电路的工作状态进行控制。当地址译码器选中相应的存储矩阵中的某个基本单元后,该基本存储单元的输出端与RAM内部数据线D、D直接相连,是读出该基本存储单元中存储的信息,还是将外部信息写入到该基本存储单元中,则由读/写控制电路的工作状态决定。可采用高电平或者低电平作为读/写控制信,R/W为读/写控制输入端。因为在同一时间内,不可能同时把读控制指令和写控制指令送入RAM芯片,所以输入数据线和输出数据线可以合用一条,即双向数据端I/O既可作为数据输入端,将外部的数据信息写入存储矩阵;也可作为数据输出端,读出存储矩阵中存储的信息。

一片RAM芯片所能存储的信息是有限的,往往需要把多片RAM组合组成一个容量更大的存储器,以满足实际工作的需要。这个存储器进行读/写操作时,与哪一片RAM或者哪几片RAM进行数据交换工作,则需要通过片选控制信号进行控制。CS即为片选控制输入端,控制RAM芯片能否进行数据交换。

(1)当CS=0且R/W=1时,读/写控制器工作在读出状态,I/O=D,RAM存储器中的信息被读出;

(2)当CS=0且R/W=0时,读/写控制器工作在写入状态,加到I/O端的输入数据便被写入指定的RAM存储单元中;

(3)当CS=1时,所有的I/O端均处于禁止状态,将存储器内部电路与外部连线隔离,既不能读出,也不能写入。

2.静态RAM存储单元(SRAM)

静态存储单元是在静态触发器的基础上附加门控电路而构成的,因此,它是靠触发器的自保功能存储数据的。

图6.3.4是用六只N沟道增强型MOS管组成的静态存储单元。图6.3.4六管静态存储单元

3.动态RAM的存储单元(DRAM)

动态RAM存储数据的原理是基于MOS管栅极电容存储电荷效应。由于漏电流的存在,电容上存储的数据(电荷)不能长久保存,必须定期给电容补充电荷,以避免存储数据的丢失,这种操作称为再生刷新。

早期采用的动态存储单元多为四管电路或三管电路。这两种电路的优点是,外围控制电路比较简单,输出信号也比较大;缺点是电路结构仍不够简单,不利于提高集成度。

单管动态存储单元是所有存储单元中电路结构最简单的一种。图6.3.5是单管动态MOS存储单元的电路结构图。图6.3.5单管动态存储单元

设CS上原来存储有正电荷,其电压UCS为高电平,而位线电压UB=0,在执行读操作后,位线电平将上升为

4.RAM存储容量的扩展

在数字系统中,当使用一片RAM器件不能满足存储容量要求时,必须将若干片RAM连在一起,以扩展存储容量。扩展的方法可以通过增加位数或字数来实现。

1)位数的扩展

当实际需要的存储系统的数据位数超过每一片存储器的数据位数,而每一片存储数据的字数够用时,需要进行位数扩展。

图6.3.6是用8个256×1的RAM芯片扩展成256×8位RAM的存储系统框图。图中8片RAM的所有地址线、R/W、CS分别对应连接在一起,而每一片的I/O端作为整个RAM的I/O端的一位,其总的存储容量为每一片存储容量的8倍。图6.3.6RAM的位数扩展连接法

2)字数的扩展

若每一片存储数据位数够用而字数不够用,则需要采用字数扩展方式。字数的扩展可以利用外加译码器控制存储芯片的片选输入端(CS)来实现。具体字数扩展的方法是:将几片RAM的输入/输出端、读/写控制端、地址输入端都对应地并联起来,再用一个译码器控制各RAM芯片的片选端,其总字数等于几片RAM字数之和。

图6.3.7是采用字数扩展方式将4片256×8RAM芯片组成1024×8存储器的连接图。图6.3.7RAM的字数扩展连接法

例如,A8A9=01,则RAM(2)片的CS=0,其余各片RAM的CS均为1,故第二片RAM被选中,只有该片的信息可以读出并送至位线上,读出的内容则由低位地址A7~A0决定。4片RAM的地址分配情况如表6.3.1所示。显然,四片RAM轮流工作,任何时候只有一片RAM处于工作状态,整个系统扩大了4倍,而字长仍为8位。

实际应用中,常将两种方法相互结合,以达到字数和位数均扩展的要求,因此,无论需要多大容量的存储器系统,均可利用容量有限的存储器芯片,通过位数和字数的扩展来构成。

例6.3.1

试用1024×4位RAM实现4096×8位存储器。

解:4096×8位存储器需要1024×4位RAM的芯片数为

根据字数=2n可知,4096个字的地址线数n=12,利用两片1024×4位RAM的并联可以实现位扩展,达到8位的要求。地址线A11、A10接译码器的输入端,译码器的每一条输出线对应接到两片1024×4位RAM的CS端,连接方式如图6.3.8所示。图6.3.8例6.3.1的RAM的字、位扩展

本章小结

半导体存储器是一种能够存储大量二值数据或信号的集成电路,其电路结构由地址译码器、存储矩阵和输入/输出电路三部分组成。根据读、写功能的不同,可将半导体存储器分为只读存储器(ROM)和随机存储器(RAM)两大类。

只读存储器(ROM)主要用于存储固定数据,其结构可以用简化阵列图来表示。根据数据写入的方式,可将ROM分为掩模ROM(ROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM、E2PROM、快闪存储器)。

随机存储器(RAM)可以随机读取或写入数据,但其存储的数据只能在不断电的情况下保存。根据随机存储器的结构,可将其分为静态随机存储器(SRAM)和动态随机存储器(DRAM)。

当存储器的容量不能满足存储要求时,可以将若干个存储器的芯片组合起来,采用扩展的方法来扩大存储器的容量,构成一个容量更大的存储器。

半导体存储器的应用领域极为广泛,是数字系统中不可缺少的重要组成部分,不仅在记录数据或各种信号的场合需要用到存储器,而且在设计组合逻辑电路时也可以利用存储器,即:把地址输入作为输入逻辑变量,把数据输出端作为函数输出端,根据所需的逻辑函数写入相应的数据,即可得到所需要的组合逻辑电路。

思考题与习题

6.1ROM有哪些种类,各有何特点。6.2指出下列ROM存储系统各具有多少个存储单元,应有地址线、数据线、字线和位线各多少根。(1)256字×4位;(2)64K×1;(3)256K×4;(4)1M×8。6.3一个有16384个存储单元的ROM,它的每个字是8位。试问它应有多少个字,有多少根地址线和数据线。

6.4已知ROM如图6.1所示,试列表说明ROM存储的内容。图6.1题6.4图

6.5ROM点阵图及地址线上的波形图如图6.2所示,试画出数据线D3~D0上的波形图。图6.2题6.5图

6.6试用ROM设计一个组合逻辑电路,用来产生下列组逻辑函数,并画出存储矩阵的点阵图。

6.7试用ROM设计一个实现8421BCD码到余3码转换的逻辑电路,要求选择EPROM的容量,画出简化阵列图。

6.8图6.3是用ROM构成的七段译码电路框图,A0~A3为ROM的输入端;LT为试灯输入端:当LT=1时,无论二进制数为何值,数码管七段全亮;当LT=0时,数码管显示与输入的四位二进制数对应的十进制数。试列出实现上述功能的ROM数据表,并画出ROM的阵列图(采用共阴极数码管)图6.3题6.8图

6.9如图6.4所示的电路是用3位二进制计数器和8×4EPROM组成的波形发生器电路。在某时刻EPROM存储的二进制数据表如表6.1所示