模拟集成电路设计-两级全差分高增益放大器设计

全差分高增益放大器的设计一、设计产品名称全差分高增益放大器二、设计目的1.掌握模拟集成电路的根本设计流程；2.掌握Cadence根本使用方法；3.学习模拟集成电路幅员的设计要点；4.培养分析、解决问题的综合能力；5.掌握模拟集成电路的仿真方法；6.熟悉设计验证流程方法。三、设计内容全差分高增益放大器〔Full-differentialOTA〕是一种非常典型的模拟IP，在各类模拟信号链路、ADC、模拟滤波器等重要模拟电路中应用广泛，是模拟IC设计人员必需掌握的一种根底性IP设计。采用华大九天Aether全定制IC设计平台及其自带的0.18umPDK，设计一款全差分高增益放大器电路，完成电路图设计、前仿真、Layout设计和物理验证〔DRC&LVS〕。考虑以下OTA架构：图1OTA架构四、电路设计思路模拟集成电路的设计分为前端与后端，设计流程可以分为明确性能要求、选择电路结构、计算器件参数、原理图绘制、前仿真、幅员绘制、DRC设计规那么检查、LVS幅员与电路图一致性检查、寄生参数提取及后仿真、流片测试。本次实验使用基于华大九天Aether全定制IC设计平台及其自带的0.18umPDK，实现模拟集成电路全差分高增益放大器的全流程设计与仿真。〔1〕性能指标：需要验证三种PVTCorner：a)电源电压1.8V，温度27℃，corner为TT；b)电源电压1.6V，温度80℃，corner为SS；c)电源电压2.0V，温度-40℃，corner为FF；要求各Corner下开环技术指标〔含Cload=10fF〕：①放大器开环DC增益Av0≥90dB；②0dB带宽BW0≥500MHz；③相位裕度PhaseMargin≥50°。④DC抑制比PSRR-0≥60dB，〔3*2=6分〕⑤10MHz时抑制比PSRR-10M≥45dB。〔3*2=6分〕〔2〕电路结构选择：根据性能指标要求，可以采用两级运放的设计，其中第一级运放主要为了提高增益，第二级主要为了增大输出电压摆幅。备选一级放大器电路结构有：套筒式共源共栅和折叠式共源共栅，其电路图如下。图2折叠式共源共栅电路结构图3套筒式共源共栅电路结构两种运放结构特性比照方下：表1运放结构特性比照运放结构增益输出摆幅速度功耗噪声折叠式共源共栅中中高中中套筒式共源共栅中中高低低综上，设计中选择增益较高的传统的套筒式共源共栅结构运放作第一级，选择简单的共源结构作第二级，提供髙的输出摆幅和大的驱动电流。筒单的两级运放的直流增益比拟小，因此我们采用共源共栅结构的增益更大。总体设计由输入级、输出级、共模反应电路、频路补偿电路和偏置电路组成。其中，输入级采用套筒式共源共栅放大器，输出级采用共源放大器，偏置电路选用偏置在饱和区的MOS管作为尾电流源，频率补偿电路采用密勒电容跨接在第一级和第二级放大器之间。电路拓扑图如下列图所示图4电路结构图五、电路设计过程及仿真结果1、第一级电路设计根据直流增益90dB的要求，一般第二级运放(共源级)的增益只有10左右，所以第一级运放的增益至少要到达1000，即60dB。〔1〕参数计算完成了电路图的根本结构之后，接下来就是给每个元件参加设计量，这样就需要对各个器件的参数进行分配和计算。I.电流的分配由于VDD=1.8V，总的电流为8mA。给第一级分配4mA电流，第二级分配2mA电流，共模反应2mA的电流。对于第一级而言两条支路是完全对称，所以给每条之路分配2mA的电流，即所有mos管〔除尾电流源外〕的电流均为2mA；而对于尾电流源的电流值为两个输入支路电流之和，即为4mA。II.过驱动电压的分配由于题目没有要求输出摆幅的大小，可以从流过mos管的电流的大小来确定分配给它们的过驱动电压的大小，以此为标准分配过驱动电压。此处给所有mos管分配0.2V过驱动电压。III.宽长比确实定通过电流与过驱动电压的关系式确定宽长比，由于所有mos管都必须工作在饱和区，所以使用饱和区的电流－过驱动电压的关系：Nmos管：IDS＝1/2unCOX〔W/L〕〔VGS－Vth〕2＝1/2unCOXVOD2＝>〔W/L〕=(2IDS)/(unCOXVOD2)Pmos管：IDS＝1/2upCOX〔W/L〕〔VGS－Vth〕2＝1/2upCOXVOD2＝>〔W/L〕=(2IDS)/(upCOXVOD2)根据公式可得所有mos管的宽长比，分别为：〔W/L〕p＝980；〔W/L〕n＝259。根据上面求出的宽长比确定宽度和长度。由于使用工艺库，取L＝350nm，同样可以得到各种W值Wp＝177.65um，Wn＝63.9umIV.分配初始偏置电压值mos管阈值电压的初始值由工艺库中给定，给定的pmos管的阈值电压为Vth＝-0.45V左右，nmos管的阈值电压为Vth＝0.45V左右，这些值将在仿真过程中修正。pmos管M0，M1，的过驱动电压为VOD0＝VOD1＝0.2V，而|Vth|＝0.45V，那么偏置电压源电压为Vb1＝1.8V－〔0.45V＋0.2V〕＝1.15V。pmos管M2，M3的过驱动电压为VOD2＝VOD3＝0.2V，而|Vth|＝0.45V，那么偏置电压源电压为V0＝1.8V－〔0.45V＋0.2V＋0.2V〕＝0.95V。nmos管M6，M7的过驱动电压〔输入管的偏置直流电压局部〕为VOD6＝VOD7＝02V，而Vth＝0.45V，那么偏置电压源电压为V0＝0.45V＋0.2V＝0.65V。nmos管M4，M5的过驱动电压为VOD4＝VOD5＝0.2V，而Vth＝0.45V，那么偏置电压源电压为V0＝0.45V＋0.2V＋0.2V＝0.85V。根据给定的初始的偏置电压给各个偏置电压源加值。〔2〕绘制原理图电路参数确定完之后进行电路原理图的绘制，绘制过程中注意：所有的pmos管的衬底都必须接电源；所有nmos管的衬底都必须接地；直接用电压源给出了偏置电压。图5第一级放大器电路原理图〔3〕生成symbol图形Symbol的生成过成：我们选择在已经制作好的cellview中建立它的symbol，点击Create－>SymbolView，这样就可以直接从已经建好的cellview的schematic中建立了它的symbol文件。建立的symbol的图形(可以改变图形形状)，如下列图所示：图6第一级放大器symbol图形2、第一级电路仿真对于已经生成symbol的图形，需要给输入端参加鼓励之后才能够进行仿真。需要生成一个新的cellview作仿真。〔1〕绘制测试电路图Cellview的生成同上所述，在cellview的设计过程中参加刚刚设计的第一级套筒式共源共栅放大器作为仿真模型，对其输入端加鼓励。第一级放大器测试电路图，如下列图所示：图7第一级放大器测试电路图〔2〕设定仿真类型对第一级放大器的直流工作点〔OP〕、交流特性〔AC〕和瞬态特性〔Tran〕进行仿真，其中AC仿真扫描频率范围1Hz—1GHz，瞬态仿真范围0—2ms。〔3〕仿真及其参量修正进行完以上分析之后，就可以对第一级电路进行仿真了。仿真的方法有两种，可以通过点击菜单中的Simulation-NetlistandRun进行网表的提取和仿真；第二种方法是通过快捷方式。根据打印出的mos管状态图中的Vth值，通过V0=VOD+Vth+Vs来修正偏置电压的值，再进行仿真。在此过程中，由于M0，M1，M8不存在衬偏效应所以他们的阈值电压值的改变可能会小一些，所以先调整这些管子的偏置电压值比拟适宜；而对于M2，M3，M4，M5，M6，M7这些mos管而言，都存在衬偏效应，所以他们的值改变的比拟大，需要不断的修正仿真，直到这些值都根本不变化即可。这样就完全确定了偏置电压的值。下来要做的工作是考虑所有的mos管是否工作在饱和区，同样是通过打印mos管的状态来确定的。需要考虑VDS≥VGS-Vth才能使mos管工作在饱和区。从打印的图中观察电压VDS，VGS-Vth的大小，如果不满足VDS≥VGS-Vth，那么mos管不饱和，需要通过调节mos管的宽长比来改变它的饱和状态。只有当所有的mos管都到达饱和时，放大器的增益才能到达最大。注意：a)在调节mos管的宽长比时，只能在原来的宽长比的根底上对宽度作适当调整，不能不考虑原来的值，大幅度调整，这样将会和你的设计完全不符的情况。b)如果当所有的mos管都已到达饱和，但是对于放大器的增益还是不满足时可以将输出端两端的mos管的宽长同时加大，这样可以使增益大幅度增加。这是由于当宽长同时加大时，电流、跨导等量由于宽长比的值没有变化，所以它们的值也不改变。但是由于长度L增大，使λ值减小，从而使这个mos管的输出电阻增大，输出两端的mos管的宽长同时加大，即M2，M3，M4，M5的宽长同时加大，使输出电阻ro2，ro3，ro4，ro5增大，从而使增益加大。|Av|=GmRout=gm10*{[gm3ro3(ro10//ro1)]//(gm5ro5ro7)}〔4〕仿真结果由于我们是对差动电路进行分析，所以输出需要分析两个输出端的差动值，需要使用计算器，将两个单端的输出的tran值相减得到差动电路的tran值。①Tran仿真结果图8第一级放大器Tran仿真图形②AC仿真结果图9第一级放大器AC仿真图形3、第二级电路设计第二级采用共源放大器，提供高的输出摆幅。〔1〕参数计算完成了电路图的根本结构之后，接下来就是设计每个元件的参数，这样就需要对各个器件的参数进行分配和计算。I.电流的分配总的电流为IDS＝8mA。给第一级分配4mA电流，第二级分配2mA电流。对于第二级而言两条支路也是完全对称，所以给每条支路分配1mA的电流，即所有mos的电流均为1mA。II.过驱动电压的分配由于所有mos管流过的电流是相等的，均为1mA，所以考虑给pmos管分配0.2V过驱动电压，而给nmos管分配0.2V过驱动电压。III.宽长比确实定使用饱和区的电流－过驱动电压的关系：Nmos管：IDS＝1/2unCOX〔W/L〕〔VGS－Vth〕2＝1/2unCOXVOD2＝>〔W/L〕=(2IDS)/(unCOXVOD2)Pmos管：IDS＝1/2upCOX〔W/L〕〔VGS－Vth〕2＝1/2upCOXVOD2＝>〔W/L〕=(2IDS)/(upCOXVOD2)根据公式可得所有mos管的宽长比，分别为：〔W/L〕n＝162；〔W/L〕p＝452。根据上面求出的宽长比确定宽度和长度。由于使用工艺库，取L＝350nm，但是此处我们为了得到更加高的增益，将这pmos管的宽长同时加倍，取L＝700nm，同样可以得到各种W值W1，3＝117um，W0，2＝316um。IV.分配初始偏置电压值同样mos管阈值电压的初始值由工艺库中给定，pmos管的阈值电压为Vth＝－0.45V，nmos管的阈值电压为Vth＝0.45V。nmos管M1，M3的过驱动电压为VOD1＝VOD3＝0.3V，而Vth＝0.713V，那么偏置电压源电压为V0＝0.45V＋0.2V＝0.65V。pmos管M0，M2〔输入管的偏置直流电压局部〕是由第一级的输出电压决定。根据给定的初始的偏置电压给各个负载电压源加值。〔2〕绘制原理图电路参数确定完之后进行电路原理图的绘制，绘制过程中注意：所有的pmos管的衬底都必须接电源；所有nmos管的衬底都必须接地；直接用电压源给出了偏置电压。注意：同第一级一样，直接用电压源给出偏置电压，为了以后使用此模块方便，先不要直接给输入参加鼓励。(将此图生成一个symbol之后再加鼓励)。图10第二级放大器电路原理图〔3〕生成symbol图形Symbol的生成过成：我们选择在已经制作好的cellview中建立它的symbol，点击Create－>SymbolView，这样就可以直接从已经建好的cellview的schematic中建立了它的symbol文件。建立的symbol的图形(可以改变图形形状)，如下列图所示：图11第二级放大器symbol图形4、第二级电路仿真对于已经生成symbol的图形，需要给输入端参加鼓励之后才能够进行仿真。需要生成一个新的cellview作仿真。〔1〕绘制测试电路图Cellview的生成同上所述，在cellview的设计过程中参加刚刚设计的第一级套筒式共源共栅放大器作为仿真模型，对其输入端加鼓励。第二级放大器测试电路图，如下列图所示：图12第二级放大器测试电路图〔2〕设定仿真类型对第二级放大器的直流工作点〔OP〕、交流特性〔AC〕和瞬态特性〔Tran〕进行仿真，其中AC仿真扫描频率范围1Hz—1GHz，瞬态仿真范围0—2ms。〔3〕仿真及其参量修正进行完以上分析之后，就可以对第一级电路进行仿真了。仿真的方法有两种，可以通过点击菜单中的Simulation-NetlistandRun进行网表的提取和仿真；第二种方法是通过快捷方式。由于第二级电路中所有的mos管都不存在衬偏效应所以他们的阈值电压值的改变可能会小一些。考虑所有的mos管是否工作在饱和区，同样是通过打印mos管的状态来确定的。需要考虑VDS≥VGS-Vth才能使mos管工作在饱和区。调节mos管的宽长比。〔4〕仿真结果由于我们是对差动电路进行分析，所以输出需要分析两个输出端的差动值，需要使用计算器，将两个单端的输出的tran值相减得到差动电路的tran值。①Tran仿真结果图13第二级放大器Tran仿真图形②AC仿真结果图14第二级放大器AC仿真图形在分别完成了两级放大器之后，将这两个放大器连接在一个电路图中进行仿真，并且参加鼓励图形，如下列图所示：5、总体电路设计〔1〕绘制原理图在分别完成了两级放大器之后，将这两个放大器连接在一个电路图中，加上共模负反应后，其电路原理图如下列图所示图15总体电路原理图〔2〕生成symbol图形Symbol的生成过成：我们选择在已经制作好的cellview中建立它的symbol，点击Create－>SymbolView，这样就可以直接从已经建好的cellview的schematic中建立了它的symbol文件。建立的symbol的图形(可以改变图形形状)，如下列图所示：图16总体电路symbol图6、总体电路仿真〔1〕绘制测试电路图①开环电路性能仿真测试电路图生成的symbol图形后参加鼓励，如下列图所示图17总体电路开环性能测试电路图②电源抑制比仿真测试电路图生成的symbol图形后参加鼓励，如下列图所示图18总体电路电源抑制比测试电路图〔2〕仿真状态设置对总体电路的直流工作点〔OP〕、交流特性〔AC〕和瞬态特性〔Tran〕进行仿真，其中AC仿真扫描频率范围1Hz—1GHz，瞬态仿真范围0—2ms。仿真state保存如下列图所示。图19总体电路开环性能仿真状态图图20总体电路PSRR仿真状态图〔3〕仿真结果在电源电压1.8V，温度27℃，corner为TT状态下。①Tran仿真结果图21总体电路Tran仿真图形②AC仿真结果图22总体电路AC仿真图形③PSRR仿真结果图23总体电路PSRR仿真图形由以上仿真结果可以看出来，该放大器的性能如下：放大器开环DC增益Av0=101dB0dB带宽BW0=573MHz相位裕度PhaseMargin=52°DC抑制比PSRR-0=100dB10MHz时抑制比PSRR-10M=30dB7、幅员设计幅员设计是实现集成电路制造所必不可少的的环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度的影响集成电路的性能、本钱和功耗。在设计幅员时，需要考虑整体布局和走线的优化。对于绘制模拟电路幅员，需要注意MOS管的匹配、寄生电容以及寄生电阻等问题。本次实验设计幅员如下列图所示。图24总体电路幅员在幅员设计中，差分MOS对管对称排列以尽量实现差分MOS管匹配，将各MOS管进行纵向或横向对齐，有利于水平或者垂直走线，走线也尽量对称排列。内部信号线采用金属1层将MOS管连接，输入输出PIN采用金属二层，尽量减少金属布线通过MOS管的有源区，MOS管栅极上方没有走线干扰。在输入输出端口放置标记，并改变相应的标记层与金属层匹配。由以上幅员可以看出，该幅员设计：a)功能完整、使用器件正确b)结构简洁美观c)需要匹配的器件〔如差分对管、电流镜等〕摆放合理d)走线符合电气常识规那么e)有合理的外部Guardring8、DRC验证DRC(DesignRuleCheck)设计规那么检查，幅员设计完成后进行DRC验证，验证结果如下列图所示。图25总体电路DRC验证结果图从结果图中可以看出来，除了patterndensity外没有其他错误，剩下的错误都是金属密度错误，可以认为DRC通过。DRC过程中常出现错误有：M1层最小间距和最小宽度为0.23μm，M2层最小间距和最小宽度为0.28μm，两过孔最小间距0.25μm，M1层区域最小面积0.2μm，接触点太少造成面积太小，GT到AA间距0.2μm等等。9、LVS验证编辑好的幅员通过了DRC设计规那么检查后，有可能还有错误，这些错误不是由于违反了设计规那么，而是可能与实际原理图不一致造成。因此通过DRC的幅员还需要进行LVS也就是幅员和电路图一致性检查，实际上就是从幅员中提取出电路的网表来，再和原理图网表比拟。LVS的目的就是为了检查幅员与原理图或者数字网表一致。本次实验进行的LVS检查结果如下列图所示。图26总体电路LVS验证结果图进行LVS验证后，结果出现了对号，显示出PASS，这说明LVS验证通过。六、课后思考题答复Lab1层次化设计电路图，相比于所有器件都处于同一层上的设计，优点是什么？层次化设计分为自顶向下法和自底向上法，主要区别是从系统功能要求开始设计和从根本模块开始设计。层次化电路图设计方法实际上是一种模块化设计方法。用户可以将待设计的系统划分为多个子系统，每个子系统下面又可以划分为假设干个功能模块，每个功能模块还可以再细化为假设干个根本模块，每个功能模块还可以再细化为假设干个根本模块。设计好每个根本模块，定义好每个根本模块之间的连接关系，就可以完成整个系统的设计过程。在opamp电路图中，试说明电容C0和电阻R0的作用？C0作为密勒补偿电容，改善放大器输出端的频率特性。密勒效应是通过放大输入电容来起作用的，即密勒电容C可以使得器件或者电路的等效输入电容增大(1+Av)倍，Av是电压增益。因此很小的密勒电容即可造成器件或者电路的频率特性大大降低。R0和C0连接在输出端，构成 RC密勒补偿。3.在opamp电路图中，试说明NM6，NM7和PM3三管各自的作用NM6和NM7构成了电流镜，作为尾电流源为放大器提供大信号偏置。饱和区的MOS管的输出电阻近似为无穷大，所以PM3用一个饱和区的MOS管用于提升输出电阻，从而提升放大倍数。Lab21.在opamp的开环testbench中，说明C0、C1和L0器件各自的作用，说明C1和L0的值为何设定为1Meg这么大的数值？运放的放大倍数很大，输入端等效为虚地，而L0和C0与负载电容并联，组成了电流负反应网络，L0的阻抗为jwL，L0越大，阻抗越大，电流越小，C0的阻抗为1/jwC。C0越大阻抗越小，增大分流，减小反应电流。2.通过opamp的闭环testbench，而不参考仿真结果，说出该电路的理论闭环低频增益是多少？A：10倍B：11倍C：-10倍D：-11倍B闭环testbench仿真得到的增益结果，和理论值是否有误差？如有，试解释该差距的来源有误差，因为负反应电路的参加会减小电路整体放大倍数。4.在Corner扫描仿真中，三个PVTcorner扫描的结果，该opamp是否都足够稳定？考虑如何改良opamp的稳定性措施SS工艺角的单位增益带宽最小，为100MHz，相位裕度为90°左右，一般电路的相位裕度大于60°就认为系统稳定，所以可以通过参加密勒补偿电容并调节电容值从而适当减小一些相位裕度，增大一些单位增益带宽。Lab31.从生产工艺方面说明，对需要严格匹配的敏感器件执行DeviceMatching的必要性是什么？为什么将NM1&NM2两管match成ABBA而不是ABAB的形式？晶体管的匹配在模拟电路中有很高的应用频率，比方一些差分对电路，主要依靠栅极到源极电压的匹配。同时像电流镜，主要依靠漏极电流的匹配。通常匹配的幅员设计能够使电压的偏差减少到±5mv，使漏极电流有±1％的误差。使用相同重心的幅员规那么。中等以上精度的匹配晶体管，要求必须要是相同重心布局，通常是通过分割大的晶体管成偶数个的手指状晶体管来实现，同时要把他们放在交叉的阵列中。比方在有相同差分对的放大电路中，采用晶体管同重心的幅员方法来得到灵敏的模拟电路幅员，以至于有一个精确的输出。2.CreatePath过程中，如果勾选上F3对话框中的WithSameLayer，会有什么效果？如果同时选中WithSameLayer和AutoDetectEdge，那么软件就会自动检测同层金属的边沿，而不检测不同层金属的边沿。比方在绘制M2层时如果选中了WithSameLayer和AutoDetectEdge，那么绘图时就会锁定M2金属的边沿。3.如果有需要，怎样利用CreatePath来产生bus线？快捷键P+F3唤出CreatePath菜单，找到MoreOptionsforBus选项，展开即可设置Bus线的各项性质，如信号个数等。4.在PartialChopGuardring时，如果直接用Shift+C键对Guardri