开机电路分析之GA-H61M-DS2主板

一、

待机条件产生原理1.实时时钟供电RTCVDDBAT电池电压VBATT，通过RB电阻改名为VBAT，一路送到IO检测电池电量，二路送到肖特基二极管D2的1脚，从3脚输出RTCVDD电压，给桥RTC电路提供供电。2.

实时时钟复位RTCRST#RTCVDD电压通过R234电阻和C95组成的RC延时电路，延时后得到－RTCRST高电平，

一路通过电阻R230送到CMOS跳线帽CLR_COMS。二路送到桥的RTCRTS#脚，复位桥内部RTC电路。3.实时时钟频率桥得到VCCRTC、RTCRST#后，给X2晶振供电，晶振起振产生频率给桥的RTC电路，桥内部RTC电路开始工作。

待机供电3VDUAL_PCH给电源接上电，电源输出5VSB供电，通过Q62降压得到的3VDUAL_PCH待机电压,给桥和IO芯片提供待机供电。5.深度休眠供电VCCDSW3VDUAL_PCH同时给桥的VCCDSW点提供深度休眠供电。3VDUAL_PCH通过R360和R361电阻分压后，送到Q35的B极，控制Q35导通，使Q34截止，通过R348电阻上拉得到高电平的PCH_DPWROK信号给桥，表示主板深度休眠供电正常。电源输出5VSB待机电压，通过R435和R434电阻分压，得到2.5V电压，关到比拟器U8A的2脚，和U8B的6脚。待机时VCC、+12V都无输出，比拟器正输入端电压小于负输入端电压，输出低电平。分别送到Q53和Q69的G极，使Q69导通，Q53截止，5VSB通过Q69转换为5VDUAL电压输出。开机后VCC输出5V电压，+12V输出12V电压，通过电阻分压送到比拟器正输入端，比拟器正输入端电压大于负输入端电压，比拟器输出高阻态，通过+12V上拉为12V高电平，分别送到Q53和Q69使Q53导通，Q69截止，VCC通过Q53转换为5VDUAL电压输出。〔Q53为N沟道MOS管，Q69为P沟道MOS管〕5VDUAL电压通过Q66降压为3.3V的3VDUAL待机电压，给PCI－E插槽提供待机供电。IO得到3VDUAL_PCH待机供电后，从116脚输出高电平的RSMRST#信号，通过R412电阻上拉为3.3V，发送到桥表示主桥待机供电正常。

－RSMRST#信号同时受控于桥的－DEPSLP信号〔待机供电开启SLP_SUS〕，桥输出高电平的－DEPSLP信号使D9截止，Q63三极管导通，MOS管Q58截止，－RSMRST#信号通过前面上拉为高电平。二、

触发信号产生原理1.触发信号

-PWRBTSW开关针通电阻上拉为电平，触发开关产生－0V－跳变的触发信号-PWRBT1，通过电阻R364改名为-PWRBTSW,送到IO芯片IT8728的106脚。2.上电请求

PWRBTSWIO芯片收到触发信号，并且待机电压正常后，从103脚输出－0V－跳变的PWRBTSW信号，送给桥请求上电。3.

桥收到上电请求信号，并且待机条件正常后，输出待续高电平的-S4_S5和-SLP_S3信号。-S4_S5信号去开启内存供电,-SLP_S3信号给IO芯片表示允许上电。内存供电DDR15V5VDUAL一路通过D3、R396给芯片ISL6545的5脚供电，另一路通过电感L4给Q42的D极供电。芯片通过内部给1脚供电。7脚得高电平的DDR_EN信号后，芯片从2脚和4脚分别输出上下管驱动信号，控制上下管交替导通，将5VDUAL降压得到DDR_15V内存供电。

内存供电开启信号DDR_EN桥输出高电平的-S4_S5信号通过R415电阻送到三极管Q60的B极，使Q60导通，Q61截止，通过芯片ISL6545内部上拉得到高电平的DDR_EN信号。

4.开启上电PSON#IO芯片收到-SLP_S3高电平的上电允许信号后，从107