基于altera soc fpga amp探索尝试

AlteraSOCFPGA的AMPAlteraSOCFPGA的AMP1SMPFreescaleDSPARMARM的应用处理器，又包括ARM的RT处理器。SMPAMPSMP软件模式中，CPU的core统一由同一份操作系统来管理，包括任务的调度、内存的分配、设备的管理、中断的处理等。而AMP软件模式中，处理器的多个core不是由同一份操作系统管理。软件层AMP4coreARMcoreLinux，了更多的资源。主要L2cache（CPUcore都有独立的L1cache）、GICRAMAMPCPUAMPAMPAMPSMPCPU不能运行软件AMP模式的代码。只不过是在同主频情况下性能稍差一些。性能稍差的原因主要是共享了SMPCPU上运行AMP模式的软件需要在划分资源上做更多的cacheline上，从而会导致混corememorycore上了。Core之间共享了cache和memorySOCFPGA上运行AMPSOCFPGALinuxUCOSIIBaremetal，共三种软件。其中Linuxcore0上，UCOSII和Baremetalcore0core1。三种软件共实现了5种AMP组合，Linux+UCOSII，Linux+Baremetal，UCOSII+UCOSII，UCOSII+Baremetal，Baremetal+Baremetal。上述组合中加号前面的软件运行在core0上，加号后core1。Linuxcore1上的，由于时间和工作AMPAMPcore0Linuxcore1部分的代码注释掉，并删除一些数据结构。Linux版本升级后需要重复搭建工作。经过一个月的尝试后，最终dtscore0core1dtsUbootcorememory空置一下参数即可。（感慨一下，方法太重要了）的话，需要向Micrium支付License费用。L2cache初始化代码，中断控core1L1cache使能，core1的时钟AlteraSOCEDSexampleBaremetal工程示例只是演示示例，不能直接代码，这些代码本来是应该由汇编语言完成。另外该工程也很难运行到core1上。删除Uboot中的很多功能，修改很多代码。虽然工作量很多，但还是实现了。UCOSIIBaremetalUCOSII操作系统发现，该操作系while(1)core0BaremetalUCOSII操作系统？原因如下，UCOSIIAlteraSOCFPGA。UCOSII了部分UCOSII的代码，License费用的问题请和Micrium协商。AMPAMP两个core之间的通信。可以通过共享内存进行通信。同步机制可以采用查询和核coreMMUMMUcore的运行空间，增加程序corememorycoreMMU表L2cachecoreL2cache。串口设备的共享。通常建议不要真正的共享串口设备。Core1需要输出的信息送给core0core0core0上运行相对复杂在操作，core1上运行简单一些的操作系统。Core0上处理的相对事务更多，core1上只运行少数有实时性要求的任务以及控制相等外设，不包括mem